Logic
Simulations logiques d'un compteur et d'un bus I2C
Deux schémas simulés directement depuis leurs listes de nets : un 74HC161 comptant vers un 74HC138, et un bus I2C à collecteur ouvert capturé par un 74HC595.
counter horloge un 74HC161 vers un 74HC138 et vérifie les sorties du décodeur à des moments définis et le comptage à chaque front montant.
i2c est un bus à collecteur ouvert : un contrôleur construit avec deux 74LVC1G07, une cible qui tire SDA à bas pour son ACK avec un 74LVC1G06, des résistances de rappel de 4,7 k, et un 74HC595 horlogé par SCL qui capture l'octet. La simulation vérifie START, les bits, l'ACK, l'octet et STOP.
L'ouvrir
git clone https://github.com/v0l/agentee
cd agentee/examples/logic
agentee check
agentee view