Conception électronique pour agents de codage
La conception de cartes en texte que votre agent peut modifier
Schémas, routages et simulations sont des fichiers TOML simples. agentee vérifie chaque modification par rapport aux règles de votre fabricant et indique quoi changer, dessine la carte, résout l'impédance, exécute les simulations FDTD et thermiques sur le GPU, et écrit les fichiers Gerber.
curl -fsSL https://agentee.sh/install.sh | sh
Chaque modification passe par la même boucle
Il n'y a pas d'état d'éditeur à synchroniser. Les fichiers sont la conception, l'agent travaille dessus avec les outils qu'il a déjà, et agentee répond sous une forme sur laquelle il peut agir.
Modifier
L'agent modifie un fichier, généralement via
agentee edit, qui écrit le TOML pour lui, garde les commentaires et refuse une broche ou un net qui n'existe pas.agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RFVérifier
Chaque diagnostic nomme le fichier, l'élément et l'endroit. La plupart disent quelle valeur passerait, donc la prochaine édition est la correction.
agentee check --item pcb:lnaRegarder
Un PNG de la carte exactement comme le visualiseur la dessine. Une vérification réussie peut encore masquer une sérigraphie encombrée ou un détour dans une piste.
agentee render pcb:lna -o lna.pngMesurer
Le modèle résolu en JSON : positions des broches, longueurs et délais des nets, largeurs de piste résolues par couche, lectures de simulation.
agentee show pcb:lna
Un projet est un répertoire de TOML
Six types de fichiers, chargés par extension. Les clés inconnues sont des erreurs, donc une faute de frappe est signalée plutôt qu'ignorée. Les nombres nus sont en millimètres ; tout le reste porte son unité.
*.board.toml
Préréglage de fabricant, empilement, contour, types de vias et classes de nets avec cibles d'impédance et de courant.
[[netclasses]] name = "RF" impedance = "50ohm" coplanar_gap = "0.2mm" solver = "field"*.sym.toml
Un symbole de schéma, placé à la main ou généré à partir de listes de broches par face. La plupart viennent de KiCad.
[[pins]] number = "2" name = "GND" type = "power_in" side = "bottom"*.fp.toml
Une empreinte, avec des rangées de pastilles écrites une fois avec un nombre et un pas.
[[pads]] number = "1" kind = "smd" size = [1.95, 0.6] count = 4 pitch = [0, 1.27]*.sch.toml
Composants placés et nets sous forme de listes de broches. Laissez les fils de côté et agentee les route.
[[nets]] name = "RF_OUT" class = "RF" pins = ["C2.2", "J2.1", "L3.1"]*.pcb.toml
Placements, pistes, vias, zones et sérigraphie, vérifiés pour la connectivité et l'espacement à chaque chargement.
[[tracks]] net = "RF_OUT" layer = "F.Cu" points = [[19.28, 12.0], [30.92, 12.0]]*.sim.toml
Une simulation du routage ou du schéma : FDTD, cascade, canal, PDN, chute DC, thermique ou logique.
name = "lna-rf" layout = "lna" [frequency] start = "50MHz" stop = "6GHz"
La vérification connaît le fabricant
Exécutez-la après chaque modification. Elle renvoie 1 en cas d'erreurs, ce qui la rend adaptée à une boucle ou à une CI, et elle nomme une valeur qui passe s'il en existe une.
- 86 règles de routage
- Courts-circuits, espacements et nets non routés, mais aussi remplissage de via dans pastille, tombstone, condensateurs céramiques dans la zone flexible, thermals affamés, toiles de vernis, sérigraphie sur pastilles et accès de sonde pour le test.
- 864 empilements réels
- Chaque construction d'impédance JLCPCB de 4 à 20 couches et les constructions standard PCBWay, par le code propre du fabricant, avec l'épaisseur et la permittivité de chaque couche.
- Les limites propres du fabricant
- Le préréglage JLCPCB suit la page de capacités ligne par ligne et s'adapte au nombre de couches et au poids de cuivre. Là où agentee est plus strict, la référence dit pourquoi.
- Impédance, résolue
- Formules fermées pour une première réponse, un solveur de champ GPU avec vernis et épaisseur de cuivre pour les classes qui comptent. Dans les 0,5 % des références stripline exactes.
Les vérifications de règles de conception · Empilements et classes de nets
agentee render board:lnaSimuler avant de commander
Chaque *.sim.toml est une exécution avec un type. Les solveurs passent par wgpu sur Vulkan, Metal ou DirectX 12, écrivent leurs résultats à côté de la spécification, et la vérification avertit lorsqu'un résultat devient obsolète.
FDTD
Une simulation 3D à onde complète du routage sur le GPU, avec des ports condensés sur les pastilles, donnant des paramètres S en JSON et Touchstone.
Cascade
Paramètres S, bruit et linéarité des fabricants intégrés dans la simulation de la carte : gain, facteur de bruit, IIP3 et stabilité.
Thermique
Conduction à travers le FR4, le cuivre et les vias avec convection des deux faces. Des secondes, pas des minutes.
Logique
Une simulation événementielle des parties numériques du schéma avec des modèles de la série 74, des assertions et des vérifications de setup et hold.
FDTDCascadeCanal et œilPDNChute de tension continueThermiqueLogique
FDTD est le plus coûteux : l'exécution à six ports du LNA a pris 27 minutes sur un GPU de station de travail. agentee sim NAME --dry-run affiche la grille et le nombre d'exécutions en une seconde, ce qui permet à l'agent de dimensionner une exécution avant de la démarrer.
Conçu pour l'agent que vous utilisez déjà
La skill enseigne la boucle, l'ordre pour construire un design et les pièges du format. Le serveur MCP offre aux clients qui le parlent les mêmes opérations sous forme d'outils, avec les rendus renvoyés sous forme d'images.
La skill
npx skills add https://agentee.shLe serveur MCP, dans Claude Code
claude mcp add agentee -- agentee mcp "$PWD"Dans Codex
[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]
agentee viewUne personne reste dans la boucle
agentee view ouvre une fenêtre qui se recharge à chaque modification de fichier, vous permettant de voir la carte prendre forme pendant que l'agent travaille. Sur un routage, vous pouvez déplacer des composants, tracer des pistes et placer des vias à la main, et l'enregistrement les écrit dans le même TOML que l'agent lit ensuite.
Direction la fabrication
agentee fab refuse tant que le routage contient des erreurs. Une fois qu'il est propre, il écrit un paquet que le fabricant accepte tel quel, avec la version et le commit d'agentee dans la sérigraphie pour que chaque carte indique ce qui l'a construite.
agentee parts évalue le BOM chez Mouser et Farnell et trouve des composants moins chers qui conservent la valeur, le boîtier, la cote et le diélectrique. agentee export écrit la carte et chaque modèle de composant en un seul fichier STEP pour le boîtier.
F_Cu.gbr … B_Cu.gbr- Cuivre par couche, RS-274X avec attributs X2
F_Mask, F_Paste, F_SilkS- Vernis épargne, pâte et sérigraphie pour chaque face
drill-PTH.drl, drill-NPTH.drl- Perçages Excellon, un fichier par portée de via sur les cartes HDI
bom-jlcpcb.csv, cpl.csv- BOM et placement dans les colonnes demandées par JLCPCB
NAME.d356- Liste de nets IPC-D-356 pour le test de carte nue
fab-notes.txt- Empilement, classes d'impédance, types de vias et quoi remplir
NAME-gerbers.zip- Tout ce dont le fabricant a besoin, prêt à téléverser
Commencez par une carte que vous comprenez déjà
Installez-la, donnez la skill à votre agent, et demandez quelque chose de simple : un breakout, une alimentation, un nœud capteur. Regardez-la dans le visualiseur et lisez ce que la vérification dit.