Paquet de fabrication, BOM et tarifs

Une fois que la vérification n'a plus d'erreurs, un routage devient un paquet de fabrication qu'un fabricant et un atelier d'assemblage acceptent tel quel. Ce guide couvre sa rédaction, le prix des composants et l'obtention d'un modèle 3D pour le boîtier.

#Rédiger le paquet

agentee fab pcb:NAME -o fab/

fab refuse tant que le routage a des erreurs. S'il n'y en a pas, il écrit :

Les coordonnées sont en millimètres avec Y vers le haut, identiques dans les Gerbers et le fichier de positionnement. Les composants marqués dnp, les composants avec assembly = "no" dans leurs champs, ainsi que les trous de fixation et les fiduciaux restent exclus de la liste de composants et du positionnement.

#Commander chez JLCPCB

1. Téléversez NAME-gerbers.zip.
2. Choisissez le même empilement que celui nommé dans la spécification de la carte. Pour les cartes à impédance contrôlée, choisissez la construction par son code (JLC04161H-7628 et ainsi de suite) ; chaque vérification de largeur résolue l'assume.
3. Faites correspondre la finition, la couleur du vernis épargne et l'épaisseur du cuivre à fab-notes.txt.
4. Pour l'assemblage, téléversez bom-jlcpcb.csv et cpl.csv. Remplissez la colonne LCSC Part # en donnant à chaque composant un champ lcsc dans le schéma :

agentee edit sch NAME set C1 --field lcsc=C14663

fab-notes.txt liste tout ce que le fabricant doit faire au-delà des valeurs par défaut : vias dans les pastilles à remplir et capter, pastilles de bord à conserver, classes d'impédance avec leur cible, couche et largeur. Collez les lignes pertinentes dans les notes de commande.

#Le filigrane

Chaque paquet porte agentee vX.Y.Z-HASH dans sa sérigraphie : la version qui l'a construit et le commit git de sa source, avec -dirty si l'arborescence avait des modifications non engagées. Il se trouve par défaut sur la sérigraphie inférieure, à l'endroit dégagé le plus proche du coin inférieur gauche, et fab-notes.txt indique où. Il ne peut pas être désactivé, et le paquet est refusé s'il n'y a pas de place pour lui. Définissez [watermark] at dans le routage pour choisir l'endroit vous-même.

#Prix de la liste de composants

agentee parts NAME --boards 5
agentee parts NAME --refs C11,R8 --json
agentee parts NAME --distributor farnell --farnell-store ie.farnell.com

parts recherche chaque ligne de la liste de composants chez Mouser et Farnell par son champ mpn, donc donnez d'abord à chaque composant mfr et mpn ; les lignes sans l'un d'eux sont ignorées. Les clés sont en dehors de tout projet, dans ~/.config/agentee/distributors.toml :

[mouser]
api_key = "..."

[farnell]
api_key = "..."
store = "uk.farnell.com"

Pour chaque ligne, il choisit la liste la moins chère qui est en stock pour la quantité et n'est pas obsolète, en respectant les minimums et les multiples et en achetant jusqu'à une rupture de prix si cela coûte moins cher au total. Puis il cherche des composants moins chers qui remplacent :

• résistances avec la même valeur, une tolérance égale ou meilleure, et le même boîtier ;
• condensateurs céramiques avec la même valeur, une tension pas plus basse, un diélectrique pas pire (C0G reste C0G, X5R peut devenir X7R) et le même boîtier ;
• composants discrets génériques comme 2N7002, BAT54 ou SMAJ avec le même nom et le même boîtier ;
• LEDs indicatrices de la même couleur et du même boîtier.

Les circuits intégrés et connecteurs ne reçoivent que le même composant chez l'autre distributeur, ou le remplacement suggéré par le distributeur. Écrivez un échange dans le mpn du composant, pas dans la liste de composants, pour que la prochaine exécution et le prochain paquet soient cohérents.

#Exporter pour le boîtier

agentee models
agentee export pcb:NAME -o NAME.step

export écrit un assemblage STEP unique : la carte comme un solide de l'épaisseur de l'empilement avec ses trous, rainures et découpes, et chaque composant comme une instance nommée par sa référence. Les modèles STEP du fabricant sont insérés tels que le fabricant les a écrits, écrits une fois quel que soit le nombre de composants qui les utilisent ; les modèles VRML et les corps générés sont insérés comme des surfaces facettées, et un composant sans modèle comme une boîte sur son contour de fabrication. La face inférieure de la carte est à z = 0, Y vers le haut.

agentee models récupère les modèles de la bibliothèque KiCad nommés par les empreintes dans un cache d'abord, et signale ceux qu'il ne trouve pas. Une empreinte peut aussi nommer une URL https:// vers un fichier STEP du fabricant, épinglée à un commit pour qu'elle ne change pas sous vos yeux.

#Avant de passer commande

• agentee check est propre, et agentee drc NAME aussi, avec les avis que vous avez choisi d'ignorer notés dans DESIGN.md.
• Toutes les simulations sont à jour : la vérification avertit des résultats obsolètes.
• Les rendus ont l'air corrects : agentee render pcb:NAME, et les dessins d'assemblage dans le paquet.
• agentee view --3d montre les composants là où vous vous y attendez.
• Les pastilles de test dont vous avez besoin sont présentes : agentee testpoints NAME --dry-run liste ce qu'il ajouterait.