Elektronica-ontwerp voor code-agents
PCB-ontwerp als tekst die je agent kan bewerken
Schemas, layouts en simulaties zijn gewone TOML-bestanden. agentee controleert elke wijziging tegen de regels van je fabrikant en zegt wat je moet veranderen, tekent de printplaat, lost impedantie op, voert FDTD- en thermische simulaties uit op de GPU en schrijft de Gerbers.
curl -fsSL https://agentee.sh/install.sh | sh
Elke wijziging gaat door dezelfde lus
Er is geen editorstatus die gesynchroniseerd moet blijven. De bestanden zijn het ontwerp, dus de agent werkt erop met de tools die het al heeft, en agentee antwoordt in een vorm waarop het kan handelen.
Bewerken
De agent verandert één bestand, meestal via
agentee edit, die de TOML ervoor schrijft, de commentaar behoudt en een pin of net weigert dat niet bestaat.agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RFControleren
Elke diagnose noemt het bestand, het item en de plaats. De meeste zeggen welke waarde zou slagen, zodat de volgende bewerking de oplossing is.
agentee check --item pcb:lnaBekijken
Een PNG van de printplaat precies zoals de viewer hem tekent. Een geslaagde controle kan nog steeds een overvolle zeefdruk of een omweg in een spoor verbergen.
agentee render pcb:lna -o lna.pngMeten
Het opgeloste model als JSON: pinposities, netlengtes en -vertragingen, opgeloste spoordiktes per laag, simulatie-aflezingen.
agentee show pcb:lna
Een project is een map met TOML
Zes soorten bestanden, geladen op extensie. Onbekende sleutels zijn fouten, dus een typefout wordt gemeld in plaats van genegeerd. Kale getallen zijn millimeters; alles anders draagt zijn eenheid.
*.board.toml
Fab-preset, stackup, omtrek, via-types en netklassen met impedantie- en stroomdoelen.
[[netclasses]] name = "RF" impedance = "50ohm" coplanar_gap = "0.2mm" solver = "field"*.sym.toml
Een schema-symbool, handmatig geplaatst of gegenereerd uit pinlijsten per zijde. De meeste komen uit KiCad.
[[pins]] number = "2" name = "GND" type = "power_in" side = "bottom"*.fp.toml
Een footprint, met rijen pads die één keer worden geschreven met een aantal en een pitch.
[[pads]] number = "1" kind = "smd" size = [1.95, 0.6] count = 4 pitch = [0, 1.27]*.sch.toml
Geplaatste onderdelen en nets als lijsten van pins. Laat de draden weg en agentee routeert ze.
[[nets]] name = "RF_OUT" class = "RF" pins = ["C2.2", "J2.1", "L3.1"]*.pcb.toml
Placements, sporen, vias, zones en zeefdruk, gecontroleerd op connectiviteit en clearance bij elke laad.
[[tracks]] net = "RF_OUT" layer = "F.Cu" points = [[19.28, 12.0], [30.92, 12.0]]*.sim.toml
Een simulatie van het layout of het schema: FDTD, cascade, channel, PDN, DC drop, thermisch of logica.
name = "lna-rf" layout = "lna" [frequency] start = "50MHz" stop = "6GHz"
De controle kent de fabrikant
Voer het uit na elke wijziging. Het eindigt met code 1 bij fouten, dus het past in een lus of in CI, en het noemt een waarde die slaagt waar er een is.
- 86 layout-regels
- Kortsluitingen, clearances en ongerouteerde nets, maar ook via-in-pad-vulling, tombstoning, keramische condensatoren in de flexzone, hongerige thermals, masker-webben, zeefdruk over pads en probe-toegang voor test.
- 864 echte stackups
- Elke JLCPCB-impedantie-build van 4 tot 20 lagen en de standaard-builds van PCBWay, volgens de eigen code van de fabrikant, met de dikte en permittiviteit van elke laag.
- De eigen limieten van de fabrikant
- De JLCPCB-preset volgt de capaciteitspagina regel voor regel en schaalt mee met het aantal lagen en de koperdikte. Waar agentee strenger is, zegt de referentie waarom.
- Impedantie, opgelost
- Gesloten vormen voor een eerste antwoord, een GPU-veldoplosser met masker en koperdikte voor de classes die ertoe doen. Binnen 0,5% van exacte stripline-referenties.
agentee render board:lnaSimuleer voordat je bestelt
Elk *.sim.toml is een run met een soort. De solvers draaien via wgpu op Vulkan, Metal of DirectX 12, schrijven hun resultaten naast de specificatie en de controle waarschuwt als een resultaat verouderd is.
FDTD
Een full-wave 3D-berekening van het layout op de GPU, met lumped ports op pads, die S-parameters geeft als JSON en Touchstone.
Cascading
Vendor S-parameters, ruis en lineariteit in de boardsimulatie: gain, noise figure, IIP3 en stabiliteit.
Thermisch
Geleiding door FR4, koper en vias met convectie van beide zijden. Seconden, geen minuten.
Logica
Een event-driven simulatie van de digitale onderdelen van het schema met 74-serie-modellen, assertions en setup- en hold-controles.
FDTDCascadingKanaal en oogPDNDC-spanningsvalThermischLogica
FDTD is de dure: de run van de zes poorten van de LNA duurde 27 minuten op een workstation-GPU. agentee sim NAME --dry-run toont het raster en het aantal runs in een seconde, zodat de agent een run kan afmeten voordat het er een start.
Gemaakt voor de agent die je al gebruikt
De skill leert de lus, de volgorde om een ontwerp mee te bouwen en de valkuilen in het formaat. De MCP-server biedt clients die dit spreken dezelfde operaties als tools, met renders die als afbeeldingen worden teruggegeven.
De skill
npx skills add https://agentee.shDe MCP-server, in Claude Code
claude mcp add agentee -- agentee mcp "$PWD"In Codex
[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]
agentee viewEen persoon blijft in de lus
agentee view opent een venster dat opnieuw laadt wanneer een bestand verandert, zodat je de printplaat ziet ontstaan terwijl de agent werkt. Op een layout kun je onderdelen verplaatsen, sporen aanleggen en vias plaatsen met de hand, en opslaan schrijft ze in dezelfde TOML die de agent daarna leest.
Klaar voor productie
agentee fab weigert zolang de layout fouten heeft. Zodra die schoon is, schrijft het een pakket dat een fabrikant zo accepteert, met de agentee-versie en commit in de zeefdruk, zodat elke printplaat zegt wat hem bouwde.
agentee parts priist de BOM aan bij Mouser en Farnell en vindt goedkopere onderdelen die de waarde, het pakket, de specificatie en het dielectricum behouden. agentee export schrijft de printplaat en elk onderdeelmodel als één STEP voor de behuizing.
F_Cu.gbr … B_Cu.gbr- Koper per laag, RS-274X met X2-attributen
F_Mask, F_Paste, F_SilkS- Masker, paste en zeefdruk voor elke zijde
drill-PTH.drl, drill-NPTH.drl- Excellon-boorbestanden, één bestand per via-span op HDI-printplaten
bom-jlcpcb.csv, cpl.csv- BOM en plaatsing in de kolommen die JLCPCB vraagt
NAME.d356- IPC-D-356-netlist voor de bare-board-test
fab-notes.txt- Stackup, impedantie-classes, via-types en wat gevuld moet worden
NAME-gerbers.zip- Alles wat de fabrikant nodig heeft, klaar om te uploaden
Begin met een printplaat die je al begrijpt
Installeer het, geef je agent de skill en vraag om iets kleins: een breakout, een voeding, een sensor node. Kijk ernaar in de viewer en lees wat de controle zegt.