Logic
Simulaciones lógicas de un contador y un bus I2C
Dos esquemáticos simulados directamente desde sus listas de redes: un 74HC161 contando hacia un 74HC138, y un bus I2C de salida abierta capturado por un 74HC595.
counter aplica reloj a un 74HC161 hacia un 74HC138 y comprueba las salidas del decodificador en momentos fijados y la cuenta en cada flanco de subida.
i2c es un bus de drenador abierto: un controlador construido con dos 74LVC1G07, un destino que baja SDA para su ACK con un 74LVC1G06, pull-ups de 4,7 k, y un 74HC595 con reloj por SCL que captura el byte. La simulación comprueba START, los bits, el ACK, el byte y STOP.
Ábrelo
git clone https://github.com/v0l/agentee
cd agentee/examples/logic
agentee check
agentee view