Referencia
Referencia del formato de archivo
Cada clave de cada archivo, dividida por tema. Es el mismo texto que agentee docs imprime y que el servidor MCP devuelve como format_reference, así que un agente sin conexión lee exactamente esto.
agentee docs | lessBásicos
Archivos del proyecto
Un proyecto es un directorio de archivos TOML que se cargan por su sufijo: placas, símbolos, huellas, esquemáticos, diseños de PCB (layout) y simulaciones.
Edición con agentee edit
Los comandos que escriben cada clave de un esquemático, un layout o una especificación de placa, conservan los comentarios del archivo y verifican lo que cambiaron.
Unidades y coordenadas
Milímetros por defecto, cadenas de unidades para todo lo demás, eje Y creciendo hacia abajo y rotación antihoraria en pantalla.
Flujo de trabajo
El orden en que se construye un diseño, desde importar componentes hasta escribir el paquete de fabricación.
Placa
Especificación de la placa
El archivo *.board.toml: preset de fabricante, contorno y recortes, apilamiento, tipos de vía y clases de red con objetivos de impedancia y corriente.
Preajustes de apilamiento
Cada construcción de impedancia de JLCPCB, las construcciones estándar de PCBWay y dos apilamientos HDI genéricos, nombrados con el propio código del fabricante.
Laminación
La secuencia de prensas y pasos de perforación, derivada del apilamiento o listada a mano, que decide qué vías se pueden perforar.
Tipos de vía
Vías pasantes, ciegas, enterradas y microvías, vías apiladas y de salto, perforación de profundidad controlada, retroperforaciones y relleno de vías IPC-4761.
Reglas del fabricante
Cada clave de regla de fabricante, y los valores de los presets genérico, jlcpcb y hdi con la línea de la página de capacidades del fabricante de la que procede cada uno.
Verificaciones de reglas de diseño
Cada regla de layout con su id, severidad y la condición bajo la que se ejecuta: cobre, taladros, máscara, serigrafía, ensamblaje, zonas, señales, acceso de prueba y colocación.
Impedancia y pérdidas
Geometría de pista por clase y capa, impedancia en forma cerrada y resuelta por campos, pares diferenciales, y el modelo de pérdidas con rugosidad y ENIG.
Componentes
Símbolos
El archivo *.sym.toml: pines, gráficos, cuerpos de caja generados, símbolos de múltiples unidades y niveles lógicos para la verificación de señal.
Huellas
El archivo *.fp.toml: filas de pads, formas y capas de pads, pads de borde, conexiones de zona, courtyards, serigrafía y modelos 3D.
Gráficos
Las formas que comparten símbolos, huellas y diseños de PCB (layout): líneas, rectángulos, polilíneas, polígonos, círculos, arcos y texto.
Esquemático y layout
Esquemáticos
El archivo *.sch.toml: componentes colocados, redes como listas de pines, clases de red, raíles y la verificación de nivel de señal, y hojas para diseños grandes.
Diseños de PCB (layout)
El archivo *.pcb.toml: colocaciones, pistas, vías, fanouts, costuras, zonas, recortes, serigrafía, arte, acceso de prueba y la marca de agua de versión.
Colocación automática
agentee place: conectores en bordes, chips grandes en el centro, condensadores de desacoplamiento en sus pines, y luego legalización y refinamiento.
Ruteo automático
agentee route, tie, tune y neck: ruteo en rejilla que mantiene anchos de clase, despejes y vías, uniones de plano, igualación de longitud y reducciones de cuello.
Interfaces
Lo que debe cumplir un enlace, desde USB 3 hasta una línea RF de 50 ohmios: impedancia, skew, longitud, vías, stubs, planos de referencia y vías de retorno.
Edición en el visor
Mover componentes, rutear pistas y colocar vías a mano en agentee view, guardando de vuelta en el mismo TOML.
Simulación
Simulación FDTD
Una ejecución FDTD de onda completa de un layout en la GPU con puertos lumped en pads, que da parámetros S en JSON y Touchstone.
Canal y ojo
Un flujo de bits a través de una ruta de parámetros S con CTLE, DFE y transmisores y receptores IBIS, leído como un ojo.
Red de distribución de alimentación
La impedancia de un riel de alimentación desde sus sumideros, condensadores de desacoplamiento y VRM frente a un objetivo, con las antirresonancias a corregir.
Análisis de parámetros S
TDR, pares en modo mixto, diafonía, pasividad y reciprocidad desde cualquier resultado FDTD o en cascada.
Pérdidas en el FDTD
Pérdida dieléctrica causal, impedancia superficial con efecto piel, rugosidad y níquel ENIG, y las correcciones de borde de la malla.
Mapas de campo y emisiones
Mapas de campos E y H en el primer prepreg y en el campo lejano, con potencia radiada y el campo a 3 m frente a FCC clase B.
Cascada
Parámetros S de proveedor, ruido y linealidad insertados en una simulación de placa: ganancia, figura de ruido, IIP3, P1dB, SFDR y estabilidad.
Caída de tensión en CC
Cada capa de cobre resuelta como una hoja resistiva: caída, densidad de corriente, voltajes de carga y las vías más ocupadas.
Térmica
Conducción en estado estacionario a través de FR4, cobre y vías con convección desde ambas caras, resuelta en la GPU.
Simulación lógica
Una simulación por eventos de las partes digitales de un esquemático: modelos de la serie 74, primitivas, estímulo, aserciones, setup y hold, salida VCD.
Salida
Importación de una placa de KiCad
agentee import board convierte un .kicad_pcb en una especificación de placa, un layout, un esquemático de lista de redes, huellas y símbolos.
Paquete de fabricación
Los Gerbers, archivos de perforación, BOM, colocación, lista de redes IPC-D-356, puntos de prueba y notas de fabricación que escribe agentee fab.
Distribuidores y precios
agentee parts: precios de BOM en Mouser y Farnell y componentes más baratos que encajan sin una degradación.