Salida
Paquete de fabricación
Los Gerbers, archivos de perforación, BOM, colocación, lista de redes IPC-D-356, puntos de prueba y notas de fabricación que escribe agentee fab.
agentee fab pcb:NAME -o DIR (MCP fab) escribe:
| archivo | qué |
|---|---|
F_Cu.gbr ... B_Cu.gbr | cobre por capa, RS-274X con atributos de archivo X2, rellenos de zona como regiones |
F_Mask.gbr, B_Mask.gbr | aperturas de máscara en los contornos de los pads, vías con tenting |
F_Paste.gbr, B_Paste.gbr | pasta en pads SMD |
F_SilkS.gbr, B_SilkS.gbr | líneas de serigrafía, arte y texto en la fuente de trazo Hershey, con la marca de agua agentee vX.Y.Z-HASH |
Edge_Cuts.gbr | el contorno de la placa y cada recorte de la placa como un perfil cerrado; el fabricante enruta los recortes desde él, así que quedan fuera de los archivos de taladrado y fab-notes.txt los cuenta |
drill-PTH.drl, drill-NPTH.drl | Excellon, métrico, ranuras como G85; el archivo de plado contiene los agujeros de los pads y las vías pasantes, sin cambios para una placa con solo vías pasantes |
drill-FROM-TO.drl | un archivo Excellon por cada tramo de vía ciega, enterrada o microvía, como los divide KiCad, p. ej. drill-F.Cu-In1.Cu.drl, con TF.FileFunction,Plated,1,2,Blind (Buried para tramos internos, capas numeradas desde 1 en la parte superior) y un comentario ; span F.Cu to In1.Cu, microvia vias |
drill-FROM-TO-controlled-depth.drl | las vías de profundidad controlada de un tramo, separadas de las vías taladradas en un sub-apilamiento o por láser sobre el mismo tramo, ya que el fabricante las taladra en una pasada diferente, después de la última prensada y por profundidad; misma función de archivo, con el lado taladrado y la capa de parada en un comentario ; span In4.Cu to B.Cu, controlled depth blind vias drilled from B.Cu after the last press, stopping on In4.Cu |
drill-backdrill-FROM-TO.drl | los agujeros de retro-taladrado de cada lado y capa de parada, sin plado, con el diámetro de retro-taladrado, con la capa de parada y max_stub en un comentario |
bom.csv, bom-jlcpcb.csv | agrupado por valor, huella, campos mpn y lcsc |
cpl.csv | colocación, columnas de JLCPCB |
fab-notes.txt | la versión de agentee y la posición de la marca de agua, el apilamiento, el acabado, las clases de impedancia, cada tipo de vía con su tramo, taladrado por láser, mecánico o de profundidad controlada, tamaños, número de agujeros, relleno y archivo de taladrado IPC-4761, y cada retro-taladrado con su lado, capa de parada y stub, vías en pads para rellenar, pads en el borde para mantener |
NAME.d356 | lista de redes IPC-D-356A para la prueba eléctrica de placa desnuda del fabricante, columnas como las escribe KiCad; los pads de punto de prueba son puntos finales con el código de acceso del lado de sonda (A01 superior, el número de capas de cobre para la inferior, A02 en 2 capas y A08 en 8), las vías son puntos intermedios con máscara a menos que [test] vias = true las haga de acceso por sonda; el código de acceso de una vía sin sonda sigue las capas a las que llega su cobre (un retro-taladrado le quita su lado): A00 pasante, A01 desde la parte superior, el número de la capa inferior desde la parte inferior, el número de la primera capa para una vía enterrada |
testpoints.csv | todos los pads de punto de prueba para el constructor de fixture: ref, pad, red, X, Y (mm, Y hacia arriba), lado, diámetro del pad |
NAME-gerbers.zip | todos los archivos Gerber y de taladrado, listos para subir al fabricante |
assembly-top.png, assembly-bottom.png | capas de fabricante y serigrafía para la línea |
Las coordenadas son mm con Y hacia arriba, las mismas en los Gerbers y en el archivo de colocación. Los componentes marcados como dnp, con assembly = "no" en sus campos, o sobre huellas MountingHole y Fiducial quedan fuera de la BOM y del archivo de colocación. La fuente de serigrafía es la que dibuja el visor, así que los tamaños de texto y los solapamientos se leen igual en pantalla que en la placa.