Edición en el visor

La página de diseño de PCB 2D de agentee view edita el diseño de PCB a mano. Las ediciones permanecen en la ventana hasta que save (ctrl+S) las escribe en el .pcb.toml a través del mismo escritor que preserva comentarios y orden que usa la CLI; revert las descarta. Cada edición se comprueba en segundo plano de la manera en que lo haría check, de modo que el panel de diagnósticos y la tabla de redes siguen, y la cabecera cuenta los diseños de PCB sin guardar. Cuando el archivo cambia en el disco bajo ediciones sin guardar, la página pregunta si mantener las tuyas o cargar el archivo. Cerrar la ventana con ediciones sin guardar pregunta primero.

Los movimientos se ajustan a la cuadrícula seleccionada en la barra de herramientas. Las pistas nuevas adoptan el ancho de la clase (sin la clave width); el panel de propiedades configura la red, la capa y un ancho propio de una pista, la posición, la red y el tipo de una vía, y la posición, la rotación, el lado y locked de una pieza. Una línea de ratsnest seleccionada puede pasarse al autorouter como una conexión o como su red completa, con las mismas reglas que agentee route. Una vía colocada por una regla [[fanouts]] o [[stitching]], o un elemento de una fila count, se extrae de su regla al moverla, cambiarla o borrarla: la regla recibe una entrada skip_at para ese punto y la vía se escribe como su propia [[vias]].

reset en la barra de herramientas borra lo que marques: el enrutado (pistas, vías y las secciones de plan del motor), las reglas [[fanouts]] y [[stitching]], las zonas con sus rellenos guardados y las posiciones de etiquetas de serigrafía, y puede recolocar todas las piezas no bloqueadas con el colocador (agentee place, con una semilla). Como toda edición, permanece sin guardar hasta que guardes. new layout en la pestaña de diseños pide un nombre, una placa y un esquemático, escribe NAME.pcb.toml junto al proyecto y, a menos que desmarques la casilla, coloca todas las piezas con el colocador primero. El archivo nuevo comienza con una zona en cada capa de cobre para cada red de masa del esquemático y, cuando el esquemático tiene redes RF, una cuadrícula [[stitching]] de vías de masa a 2,5 mm más una valla a lo largo de las pistas RF cuando su clase tiene un coplanar_gap. La opción tie plane pads de la tarjeta del motor ejecuta agentee tie en el diseño de la ventana, y una línea de ratsnest seleccionada de una red de masa ofrece tie pads to the plane antes de un enrutado.

La tarjeta layout engine ejecuta las etapas de agentee layout (ver docs/layout-engine-2.md) en el diseño tal como está en la ventana, incluidas las ediciones sin guardar: run toma las etapas de..a, run X only vuelve a ejecutar una, y stop termina la ejecución después de la etapa que está corriendo. La edición se pausa mientras se ejecuta. El resultado llega a la ventana como cualquier otra edición, sin guardar y a un deshacer de distancia, con el tiempo y la puntuación de cada etapa y los términos de puntuación que más pesan. phases to run y settings escriben [engine] en el diseño (phases, rounds, place_rounds, [engine.place] seed, [engine.access] via_in_pad, [engine.global], [engine.detail]), y default elimina una configuración. Una pieza seleccionada con 16 o más pads tiene pinswap, que busca intercambios de su E/S como agentee pinswap y los escribe en los archivos del esquemático con write to the schematic.

Las piezas comunes se dibujan desde la huella sin cargar un modelo: resistencias, condensadores, inductores, LEDs y diodos en chip (nombres con un tamaño Metric), cabeceras y zócalos de pines verticales, paquetes SOIC, SOT, QFP, QFN, DFN, SON, TSLP y BGA, cristales y osciladores, conectores SMA de montaje en borde, y marcos de blindaje (Shield en el nombre o la descripción), dibujados sin cubierta. El cuerpo es el contorno F.Fab, la altura proviene de height, un _h1.25mm en el nombre, o la familia del paquete, y los terminales se sitúan sobre los pads fuera del cuerpo. Los orificios de montaje, los fiduciales, los puntos de prueba de pad, los puentes de soldadura y las huellas Tag-Connect no reciben cuerpo. Un archivo de modelo en el proyecto (3dmodels/ o una ruta relativa a él) sigue prevaleciendo sobre una pieza generada; agentee models omite las generadas.

Los modelos son STEP o VRML, colocados de la forma en que KiCad los coloca (model_offset, model_rotate, model_scale). Una ruta de modelo se busca tal como se indica, luego bajo KICAD9_3DMODEL_DIR y similares, 3dmodels/ en el proyecto, ~/.cache/agentee/3dmodels y /usr/share/kicad/3dmodels, probando .step, .stp y .wrl, comprimidos con gzip o no. Un modelo también puede ser una URL https:// a un archivo STEP o VRML, de modo que los modelos de proveedores no necesitan estar en el repositorio: se descarga una vez en ~/.cache/agentee/3dmodels/url/ y cuenta como modelo propio del proyecto, por lo que prevalece sobre una pieza generada. Fija la URL a un commit o una versión para que el archivo no cambie bajo tus pies. Los modelos de bibliotecas de KiCad que no están en disco se descargan del repositorio kicad-packages3D a la caché: agentee models (MCP models) los obtiene todos e informa de lo que encontró, y el visor los obtiene en segundo plano. Una pieza sin modelo es una caja sobre su contorno de fabricación, con la altura de height, o una altura estimada desde el nombre de la huella. Los archivos STEP se mallas con truck, aplicando los colores de sus elementos estilizados y las colocaciones de ensamblaje. Las aristas usan la curva 3D de cada curva de superficie, no sus pcurves. Las curvas y superficies B-spline no acotadas se recortan a su rango de nudos válido. Una curva de arista que aún no evalúa a puntos finitos se malliza como una línea recta, y una cara cuya superficie no lo hace se omite.

agentee export pcb:NAME -o NAME.step (MCP export) escribe el diseño como un ensamblaje STEP (AP214) para CAD de carcasas. La placa es un sólido del grosor del apilamiento con sus orificios de pad, ranuras y recortes de placa; las vías se omiten. Cada pieza es una instancia nombrada por su referencia: un modelo STEP se incluye tal como lo escribió el proveedor, sólidos, colores y subensamblajes intactos, y se escribe una vez aunque muchas piezas lo usen. Los modelos VRML y los cuerpos generados se incluyen como superficies facetadas, y una pieza sin modelo alguno como una caja sobre su contorno de fabricación. El marco es el del diseño con Y hacia arriba y la cara inferior de la placa en z = 0, de modo que una pieza en el lado superior comienza en el grosor de la placa. El informe lista los archivos STEP usados, cuántas piezas se facetaron, las piezas dibujadas como cajas y los modelos que no se pudieron encontrar.

Los pads toman sus redes del esquemático (número de pad = número de pin). Las zonas se rellenan con el despeje hacia todas las demás redes y hacia el borde de la placa, y se eliminan las islas que no tocan nada. La verificación informa de conexiones sin enrutar (con el ratsnest), cortocircuitos, violaciones de despeje, pistas más estrechas que su clase o fuera de su ancho de impedancia, cobre cerca del borde, solapamientos de courtyard, componentes sin colocar, extremos de pista que no conectan con nada y texto de serigrafía que se solapa con otro texto, cruza un contorno de serigrafía, está sobre un pad o sale de la placa. Los courtyards son los contornos cerrados dibujados en F.CrtYd / B.CrtYd, colocados con el componente (la cara de un componente inferior en el otro lado); dos componentes cuyos courtyards se solapan en el mismo lado son un error, al igual que un courtyard en cualquiera de los dos lados sobre un agujero NPTH de otro componente o sobre el courtyard de una huella MountingHole* (su contorno de pad cuando no tiene). Nombra un elemento con su tipo cuando los nombres colisionan: agentee render pcb:lna, sch:lna, board:lna.