Reglas del fabricante

Todos los largos: min_track_width, min_clearance, min_drill, min_via_drill, min_via_diameter, min_annular_ring (vías, las microvías usan min_microvia_diameter), min_blind_via_drill, min_controlled_depth_drill, min_microvia_drill, max_microvia_drill, min_microvia_diameter, min_hole_to_hole, min_copper_to_edge, min_silk_width, min_silk_text_height, min_mask_web (0.1 mm), max_drill, min_npth_drill, min_plated_slot_width, min_npth_slot_width, min_pth_annular_ring, min_via_hole_to_copper, min_pth_hole_to_copper, min_inner_pth_hole_to_copper, min_npth_to_copper, min_smd_pad_gap, min_hole_to_smd_pad, max_filled_via_drill, min_bga_pad, min_bga_pitch, min_part_to_edge, min_body_to_edge, flex_zone; más max_aspect_ratio, un número plano (profundidad del agujero sobre taladro), max_microvia_aspect_ratio (profundidad del dieléctrico sobre taladro por láser), max_controlled_depth_aspect_ratio (profundidad sobre taladro de una vía de profundidad controlada), y los interruptores hdi (el fabricante construye vías ciegas, enterradas y microvías y retro-taladrados) y stacked_microvias (el fabricante apila microvías). Las huellas se comprueban contra las reglas de cada placa cuyo diseño las coloca, así que un proyecto con una placa de 4 capas y una de 2 capas somete cada huella solo a las placas en las que está. Una huella que ningún diseño coloca se comprueba contra cada placa y se informa para la que mejor encaja; sin placa, contra generic.

La preconfiguración del fabricante es una tabla indexada por el número de capas de cobre, el peso del cobre exterior (desde el grosor de la primera capa de cobre) y el acabado, por lo que una placa de 4 capas de 1 oz recibe reglas de pista más estrictas que una de 2 capas de 2 oz. Cualquier cosa en [rules] anula la tabla. Los valores de jlcpcb provienen de https://jlcpcb.com/capabilities/pcb-capabilities:

Donde agentee es más estricto que la página, a propósito: min_copper_to_edge se mantiene en 0.3 mm (la página permite 0.2 mm en un borde fresado, que se mecaniza a +/-0.2 mm, y 0.4 mm en un corte V), min_hole_to_hole se mantiene en 0.5 mm (la página indica 0.45 mm entre orificios de pad y 0.2 mm entre vías), y min_hole_to_smd_pad (0.2 mm, el valor de orificio de vía a pista) y min_part_to_edge (0.5 mm) son elecciones de agentee, no están en la página. min_body_to_edge (1.0 mm) sigue las guías DFM de montaje, que mantienen cada componente a 1 mm del borde de la placa para el despanelado y el manejo. flex_zone (5 mm) sigue a Knowles sobre la fisura por flexión de MLCC: la zona de tensión suele estar dentro de 5 mm del borde de la PCB o de los puntos de fijación.

Los presets generic y jlcpcb construyen solo con vías pasantes (hdi = false); sus límites de microvía y vía ciega (taladro láser de 0,1 mm, pad de 0,3 mm, 0,8:1, taladro ciego de 0,2 mm) se aplican cuando se establece [rules] hdi = true. El preset hdi es generic con la tabla de capacidades HDI publicada por PCBWay (https://www.pcbway.com/hdi-pcb.html, "HDI PCB Manufacturing Capabilities": construcciones de 1+N+1 a 6+N+6, pista y separación de 0,065/0,065 mm, taladro mecánico de 0,15 mm, taladro láser estándar de 4 mil y máximo de 8 mil en un dieléctrico de 0,15 mm o menos, taladro PTH de profundidad controlada de 0,15 mm, relación de aspecto 14:1, puente de máscara verde de 4 mil), para las construcciones IPC-2226: tipo I (una capa de microvía, 1+N+1), tipo II (tipo I con vías enterradas en el núcleo) y tipo III (dos o más capas de microvía, 2+N+2), en los apilamientos hdi-6l-1n1 y hdi-8l-2n2. Las reglas que la tabla no indica conservan una razón con nombre:

Una capa de construcción de 0.07 mm bajo un taladro láser de 0.1 mm es 0.7:1, dentro del 0.8:1.

max_controlled_depth_aspect_ratio es 1 en todos los presets, según la nota de fabricación de Sanmina "Backdrilling and Blind/Buried Via Formation" (https://www.sanmina.com/pdf/solutions/bbf.pdf): la formación de vías ciegas por taladrado de profundidad controlada "está limitada por el alcance de los baños de baño de cobre a una relación de aspecto máxima de 1:1". Ninguna fuente publicada indica un taladro de profundidad controlada para generic o jlcpcb: la página de capacidades de JLCPCB lista vías ciegas láser (de 0.075 a 0.15 mm), vías enterradas mecánicas y retrotaladrado, pero no taladrado de profundidad controlada. Por tanto, ambos presets rechazan una vía de profundidad controlada como cualquier otra vía que no sea through (hdi = false), y min_controlled_depth_drill allí no es un número propio, sino su taladro de vía ciega (min_blind_via_drill, 0.2 mm), aplicado una vez hdi = true; establece min_controlled_depth_drill en [rules] con el valor de tu fabricante. En hdi-6l-1n1, un taladro de profundidad controlada de 0.15 mm alcanza In1.Cu o In4.Cu (0.123 mm de profundidad), no In2.Cu.