agentee

コーディングエージェント向けの電子回路デザイン

エージェントが編集できるテキストとしてのPCBデザイン

回路図、レイアウト、シミュレーションはすべてプレーンなTOMLファイルです。agenteeはすべての編集を基板メーカーのルールに対してチェックし、変更すべき点を示し、基板を描画し、インピーダンスを解算し、GPU上でFDTDと熱シミュレーションを実行し、Gerberを書き出します。

インストール最初の基板
curl -fsSL https://agentee.sh/install.sh | sh

すべての変更は同じループを回ります

同期させるエディタの状態はありません。ファイルがデザインそのものなので、エージェントは既存のツールでそれらを扱い、agenteeはアクション可能な形式で応答します。

  1. 編集

    エージェントは通常agentee editを通じて1つのファイルを変更します。これはTOMLを書き込み、コメントを保持し、存在しないピンやネットを拒否します。

    agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RF

  2. チェック

    すべての診断がファイル、項目、場所を特定します。大半は合格する値を明示するため、次の編集が修正になります。

    agentee check --item pcb:lna

  3. 確認

    ビューアが描画するのと全く同じ基板のPNG。チェックに合格しても、混雑したシルクや配線の迂回が隠れている可能性があります。

    agentee render pcb:lna -o lna.png

  4. 計測

    解決済みモデルのJSON：ピン位置、ネット長と遅延、層ごとの解決済みトレース幅、シミュレーションの読み取り値。

    agentee show pcb:lna

プロジェクトはTOMLのディレクトリです

6種類のファイルが拡張子で読み込まれます。未知のキーはエラーになるため、タイプミスは無視されるのではなく報告されます。単位のない数値はミリメートルです。それ以外は単位を伴います。

  • *.board.toml

    インピーダンスと電流目標を持つ、製造プリセット、層構成、外形、ビアタイプ、ネットクラス。

    [[netclasses]]
name = "RF"
impedance = "50ohm"
coplanar_gap = "0.2mm"
solver = "field"

  • *.sym.toml

    手動配置またはピンリストから生成された回路図シンボル。大半はKiCadから来ます。

    [[pins]]
number = "2"
name = "GND"
type = "power_in"
side = "bottom"

  • *.fp.toml

    フットプリント。パッドの行はカウントとピッチで一度だけ記述します。

    [[pads]]
number = "1"
kind = "smd"
size = [1.95, 0.6]
count = 4
pitch = [0, 1.27]

  • *.sch.toml

    配置された部品とネットをピンのリストとして記述します。配線は省略し、agenteeがルーティングします。

    [[nets]]
name = "RF_OUT"
class = "RF"
pins = ["C2.2", "J2.1", "L3.1"]

  • *.pcb.toml

    配置、配線、ビア、ベタ、シルク。接続性とクリアランスはすべての読み込み時にチェックされます。

    [[tracks]]
net = "RF_OUT"
layer = "F.Cu"
points = [[19.28, 12.0], [30.92, 12.0]]

  • *.sim.toml

    レイアウトまたは回路図のシミュレーション：FDTD、カスケード、チャネル、PDN、DCドロップ、熱、ロジック。

    name = "lna-rf"
layout = "lna"
[frequency]
start = "50MHz"
stop = "6GHz"

すべてのキーはリファレンスに

チェックは基板メーカーのルールを把握しています

すべての編集後に実行してください。エラーがあれば終了コード1を返すため、ループやCIに組み込めます。パスする値があれば、それを名前付きで示します。

86 レイアウトルール
ショート、クリアランス、未ルーティングのネットに加え、パッド内ビアの充填、トombストーン、フレックスゾーン内のセラミックコンデンサ、熱の不足、マスクウェブ、パッド上のシルク、テスト用のプローブアクセス。
864 実際の層構成
JLCPCBのインピーダンス製造（4層から20層）とPCBWayの標準製造。製造メーカー独自のコードで、各層の厚さと誘電率を伴います。
製造メーカー独自の限界
JLCPCBプリセットは能力ページの行ごとに追従し、層数と銅重量でスケーリングします。agenteeがより厳格な場合、参照に理由が記載されています。
インピーダンス、解決済み
最初の回答のための閉形式、重要なクラスのためのマスクと銅厚付きGPUフィールドソルバー。正確なストライプライン参照値の0.5%以内。

デザインルールチェック · 層構成とネットクラス

LNA 基板仕様: スケールに応じた 4 層構成、ファブ、仕上げ、外形、JLCPCB プリセットからの設計ルール。
agentee render board:lna

発注前にシミュレーション

各*.sim.tomlは種類を持つ実行です。ソルバーはVulkan、Metal、DirectX 12経由でwgpuを実行し、結果をスペックの隣に書き出し、結果が古くなるとチェックが警告します。

FDTDカスケードチャネルとアイPDNDCドロップ熱ロジック

FDTDはコストが高いです。LNAの6ポート実行はワークステーションGPUで27分かかりました。agentee sim NAME --dry-runはグリッドと実行回数を1秒で表示するため、エージェントは実行を開始する前にサイズを決定できます。

すでにお使いのエージェントのために作られています

スキルは、ループ、設計を構築する順序、ファイル形式の落とし穴を教えます。MCP サーバーは、それを話すクライアントに、同じ操作をツールとして提供し、レンダリング結果を画像として返します。

スキル

npx skills add https://agentee.sh

スキルを読む · エージェントのセットアップ

Claude CodeでのMCPサーバー

claude mcp add agentee -- agentee mcp "$PWD"

Codexでの設定

[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]

全30ツール

KiCadからインポートしたHackRF Pro基板をagenteeでレンダリングしたもの。
agentee view

人はループの中に留まります

agentee viewはファイルが変更されるたびに再読み込みされるウィンドウを開きます。エージェントが作業している間、基板が形作られるのを観察できます。レイアウトでは部品を移動し、配線し、ビアを配置して、保存するとエージェントが次に読む同じTOMLに書き込まれます。

ビューア

製造へ

agentee fabはレイアウトにエラーがある間は拒否します。クリーンになると、基板メーカーがそのまま受け入れるパッケージを書き出します。シルクにagenteeのバージョンとコミットを含むため、すべての基板が何でビルドされたかを示します。

agentee partsはMouserとFarnellでBOMの価格を調べ、値、パッケージ、定格、誘電体を維持したまま安い部品を見つけます。agentee exportは基板とすべての部品モデルをエンクロージャ用の1つのSTEPとして書き出します。

製造パッケージ、BOM、価格

F_Cu.gbr … B_Cu.gbr
層ごとの銅、X2属性付きRS-274X
F_Mask, F_Paste, F_SilkS
各面のマスク、ペースト、シルク
drill-PTH.drl, drill-NPTH.drl
Excellonドリル、HDI基板ではビアスパンごとに1ファイル
bom-jlcpcb.csv, cpl.csv
JLCPCBが要求する列形式のBOMと配置
NAME.d356
裸基板テスト用のIPC-D-356ネットリスト
fab-notes.txt
層構成、インピーダンスクラス、ビアタイプ、充填対象
NAME-gerbers.zip
製造に必要なすべて、アップロード準備完了

作例

すでによく理解している基板から始める

インストールし、エージェントにスキルを与え、小さなものを依頼してください。ブレイクアウト、電源、センサーノードなど。ビューアで観察し、チェックの出力を読み取ってください。

インストール最初の基板