Проектирование электроники для кодинг-агентов
Проектирование плат как текст, который может редактировать ваш агент
Схемы, топология платы и симуляции - это обычные TOML-файлы. agentee проверяет каждое изменение по правилам вашего производителя плат и говорит, что менять, рисует плату, решает импеданс, запускает FDTD и тепловые симуляции на GPU и пишет Gerber.
curl -fsSL https://agentee.sh/install.sh | sh
Каждое изменение проходит один и тот же цикл
Нет состояния редактора, которое нужно синхронизировать. Файлы и есть проект, поэтому агент работает с ними своими инструментами, а agentee отвечает в форме, с которой агент может работать.
Правка
Агент изменяет один файл, обычно через
agentee edit, который записывает для него TOML, сохраняет комментарии и отказывается принимать пин или цепь, которые не существуют.agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RFПроверка
Каждая диагностика указывает файл, элемент и место. Большинство говорят, какое значение пройдёт, поэтому следующее изменение и есть исправление.
agentee check --item pcb:lnaПросмотр
PNG платы точно так, как её рисует просмотрщик. Прошедшая проверка всё ещё может скрывать тесную шелкографию или обход в проводнике.
agentee render pcb:lna -o lna.pngИзмерение
Разрешённая модель в JSON: позиции пинов, длины и задержки цепей, рассчитанные ширины проводников по слоям, показания симуляции.
agentee show pcb:lna
Проект - это папка с TOML
Шесть типов файлов, загружаются по расширению. Неизвестные ключи - это ошибки, поэтому опечатка сообщается, а не игнорируется. Голые числа - миллиметры; всё остальное несёт свою единицу.
*.board.toml
Пресет производителя, стек слоёв, контур, типы переходных отверстий и классы цепей с целями по импедансу и току.
[[netclasses]] name = "RF" impedance = "50ohm" coplanar_gap = "0.2mm" solver = "field"*.sym.toml
УГО схемы, размещённое вручную или сгенерированное из списков пинов по сторонам. Большинство берутся из KiCad.
[[pins]] number = "2" name = "GND" type = "power_in" side = "bottom"*.fp.toml
Посадочное место, с рядами контактных площадок, описанными один раз с количеством и шагом.
[[pads]] number = "1" kind = "smd" size = [1.95, 0.6] count = 4 pitch = [0, 1.27]*.sch.toml
Размещённые компоненты и цепи как списки пинов. Не указывайте проводники, и agentee проложит их.
[[nets]] name = "RF_OUT" class = "RF" pins = ["C2.2", "J2.1", "L3.1"]*.pcb.toml
Размещения, проводники, переходные отверстия, полигоны и шелкография, проверяемые на связность и зазоры при каждой загрузке.
[[tracks]] net = "RF_OUT" layer = "F.Cu" points = [[19.28, 12.0], [30.92, 12.0]]*.sim.toml
Симуляция топологии платы или схемы: FDTD, каскад, канал, PDN, падение постоянного тока, тепловая или логическая.
name = "lna-rf" layout = "lna" [frequency] start = "50MHz" stop = "6GHz"
Проверка знает правила завода
Запускайте после каждого изменения. При ошибках он завершается с кодом 1, поэтому подходит для цикла или CI, и везде, где есть значение, которое проходит, он называет его.
- 86 правил топологии платы
- Замыкания, зазоры и непроложенные цепи, но также заполнение площадок переходными отверстиями, эффект гробика, керамические конденсаторы в зоне изгиба, голодные тепловые площадки, мостики паяльной маски, шелкография поверх площадок и доступ зонда для тестирования.
- 864 реальных стеков слоёв
- Все сборки с импедансом JLCPCB от 4 до 20 слоёв и стандартные сборки PCBWay, по собственным кодам производителя, с толщиной и диэлектрической проницаемостью каждого слоя.
- Собственные ограничения производителя
- Пресет JLCPCB следует странице возможностей построчно и масштабируется с числом слоёв и толщиной меди. Там, где agentee строже, в справке указано почему.
- Импеданс, решённый
- Аналитические формулы для первого приближения, решатель полей на GPU с учётом паяльной маски и толщины меди для важных классов. В пределах 0,5% от точных справочных значений стриплинии.
agentee render board:lnaСимулируйте до заказа
Каждый файл *.sim.toml, это запуск с определённым типом. Решатели работают через wgpu на Vulkan, Metal или DirectX 12, записывают результаты рядом со спецификацией, а проверка предупреждает, когда результат устаревает.
FDTD
Полноволновой 3D-расчёт топологии платы на GPU с сосредоточенными портами на площадках, выдающий S-параметры в JSON и Touchstone.
Каскадное соединение
S-параметры, шум и линейность от поставщика, встроенные в симуляцию платы: усиление, коэффициент шума, IIP3 и устойчивость.
Тепловой анализ
Проводимость через FR4, медь и переходные отверстия с конвекцией с обеих сторон. Секунды, а не минуты.
Логика
Событийная симуляция цифровых частей схемы с моделями серии 74, утверждениями и проверками установочного и удерживающего времени.
FDTDКаскадное соединениеКанал и глазокPDNПадение постоянного напряженияТепловой анализЛогика
FDTD - самый дорогой: запуск на шесть портов LNA занял 27 минут на GPU рабочей станции. agentee sim NAME --dry-run печатает сетку и количество запусков за секунду, поэтому агент может оценить размер запуска, прежде чем начать.
Сделано для агента, которым вы уже пользуетесь
Skill обучает циклу, порядку построения проекта и ловушкам формата. MCP-сервер предоставляет клиентам, поддерживающим его, те же операции в виде инструментов, возвращая рендеры как изображения.
Skill
npx skills add https://agentee.shСервер MCP в Claude Code
claude mcp add agentee -- agentee mcp "$PWD"В Codex
[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]
agentee viewЧеловек остаётся в цикле
agentee view открывает окно, которое перезагружается при каждом изменении файла, поэтому вы смотрите, как плата принимает форму, пока агент работает. На топологии можно двигать компоненты, трассировать проводники и ставить переходные отверстия вручную, а сохранение записывает их в тот же TOML, который агент прочитает следующим.
Готово к производству
agentee fab отказывается, пока в топологии есть ошибки. Когда она чистая, он пишет пакет, который производитель плат принимает как есть, с версией и коммитом agentee в шелкографии, чтобы каждая плата говорила, чем её собрали.
agentee parts считает BOM по ценам Mouser и Farnell и находит более дешёвые компоненты, сохраняющие значение, корпус, рейтинг и диэлектрик. agentee export пишет плату и все модели компонентов одним STEP для корпуса.
F_Cu.gbr … B_Cu.gbr- Медь для каждого слоя, RS-274X с атрибутами X2
F_Mask, F_Paste, F_SilkS- Паяльная маска, паяльная паста и шелкография для каждой стороны
drill-PTH.drl, drill-NPTH.drl- Сверловки Excellon, один файл на каждый диапазон переходных отверстий на HDI-платах
bom-jlcpcb.csv, cpl.csv- BOM и размещение в столбцах, которые запрашивает JLCPCB
NAME.d356- Сетевой список IPC-D-356 для тестирования голой платы
fab-notes.txt- Стек слоёв, классы импеданса, типы переходных отверстий и что заполнять
NAME-gerbers.zip- Всё, что нужно производителю, готово к загрузке
Начните с платы, которую вы уже понимаете
Установите, дайте агенту skill и попросите что-то небольшое: breakout, блок питания, сенсорный узел. Наблюдайте за ним в просмотрщике и читайте, что говорит проверка.