Design de eletrónica para agentes de programação
Design de PCB como texto que o seu agente pode editar
Esquemas, layouts e simulações são ficheiros TOML simples. O agentee verifica cada edição contra as regras do seu fabricante e diz o que mudar, desenha a placa, resolve impedância, executa simulações FDTD e térmicas na GPU e escreve os Gerbers.
curl -fsSL https://agentee.sh/install.sh | sh
Cada mudança passa pelo mesmo ciclo
Não há estado de editor para manter sincronizado. Os ficheiros são o desenho, pelo que o agente trabalha neles com as ferramentas que já tem, e o agentee responde numa forma em que ele pode agir.
Editar
O agente muda um ficheiro, normalmente através de
agentee edit, que escreve o TOML para ele, mantém os comentários e recusa um pino ou uma rede que não existe.agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RFVerificar
Cada diagnóstico indica o ficheiro, o item e o local. A maioria diz que valor passaria, pelo que a próxima edição é a correção.
agentee check --item pcb:lnaVer
Um PNG da placa exatamente como o visualizador a desenha. Uma verificação que passa ainda pode esconder serigrafia apertada ou um desvio numa pista.
agentee render pcb:lna -o lna.pngMedir
O modelo resolvido em JSON: posições de pinos, comprimentos e atrasos de redes, larguras de pistas resolvidas por camada, leituras de simulação.
agentee show pcb:lna
Um projeto é um diretório de TOML
Seis tipos de ficheiro, carregados por sufixo. Chaves desconhecidas são erros, pelo que um erro de digitação é reportado em vez de ignorado. Números puros são milímetros; tudo o resto tem a sua unidade.
*.board.toml
Predefinição de fabrico, stackup, contorno, tipos de via e classes de rede com objetivos de impedância e corrente.
[[netclasses]] name = "RF" impedance = "50ohm" coplanar_gap = "0.2mm" solver = "field"*.sym.toml
Um símbolo de esquema, colocado à mão ou gerado a partir de listas de pinos por face. A maioria vem do KiCad.
[[pins]] number = "2" name = "GND" type = "power_in" side = "bottom"*.fp.toml
Um footprint, com filas de pads escritas uma vez com um número e um passo.
[[pads]] number = "1" kind = "smd" size = [1.95, 0.6] count = 4 pitch = [0, 1.27]*.sch.toml
Peças colocadas e redes como listas de pinos. Deixe os fios de fora e o agentee faz o roteamento.
[[nets]] name = "RF_OUT" class = "RF" pins = ["C2.2", "J2.1", "L3.1"]*.pcb.toml
Colocações, pistas, vias, áreas e serigrafia, verificadas quanto à conectividade e ao espaçamento em cada carga.
[[tracks]] net = "RF_OUT" layer = "F.Cu" points = [[19.28, 12.0], [30.92, 12.0]]*.sim.toml
Uma simulação do layout ou do esquema: FDTD, cascata, canal, PDN, queda DC, térmica ou lógica.
name = "lna-rf" layout = "lna" [frequency] start = "50MHz" stop = "6GHz"
A verificação conhece o fabricante
Execute-a após cada edição. Termina com 1 em caso de erros, pelo que se encaixa num ciclo ou em CI, e nomeia um valor que passa sempre que houver um.
- regras de layout 86
- Curto-circuitos, espaçamentos e redes sem roteamento, mas também preenchimento de via em pad, tombstoning, condensadores cerâmicos na zona flexível, térmicos desabastecidos, pontes de máscara, serigrafia sobre pads e acesso de sonda para teste.
- 864 stackups reais
- Todas as construções de impedância da JLCPCB de 4 a 20 camadas e as construções padrão da PCBWay, pelo próprio código do fabricante, com a espessura e a permissividade de cada camada.
- Os próprios limites do fabricante
- A predefinição da JLCPCB segue a página de capacidades linha a linha e escala com o número de camadas e o peso do cobre. Onde o agentee é mais estrito, a referência diz porquê.
- Impedância, resolvida
- Formas fechadas para uma primeira resposta, um solver de campo na GPU com máscara e espessura de cobre para as classes que importam. Dentro de 0,5% das referências exatas de stripline.
As verificações de regras de design · Stackups e classes de rede
agentee render board:lnaSimular antes de encomendar
Cada *.sim.toml é uma execução com um tipo. Os solvers executam através do wgpu em Vulkan, Metal ou DirectX 12, escrevem os resultados ao lado da especificação e a verificação avisa quando um resultado fica desatualizado.
FDTD
Uma simulação 3D de onda completa do layout na GPU, com portas concentradas nos pads, dando parâmetros S em JSON e Touchstone.
Cascata
Parâmetros S, ruído e linearidade do fornecedor inseridos na simulação da placa: ganho, figura de ruído, IIP3 e estabilidade.
Térmico
Condução através de FR4, cobre e vias com convecção de ambas as faces. Segundos, não minutos.
Lógica
Uma simulação por eventos das partes digitais do esquema com modelos da série 74, asserções e verificações de setup e hold.
FDTDCascataCanal e eyePDNQueda DCTérmicoLógica
O FDTD é o mais caro: a execução de seis portas do LNA demorou 27 minutos numa GPU de estação de trabalho. agentee sim NAME --dry-run imprime a grelha e o número de execuções num segundo, pelo que o agente pode dimensionar uma execução antes de a iniciar.
Feito para o agente que já usa
A skill ensina o ciclo, a ordem para construir um design e as armadilhas do formato. O servidor MCP fornece aos clientes que o falam as mesmas operações como ferramentas, com as renderizações devolvidas como imagens.
A skill
npx skills add https://agentee.shO servidor MCP, no Claude Code
claude mcp add agentee -- agentee mcp "$PWD"No Codex
[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]
agentee viewUma pessoa fica no ciclo
agentee view abre uma janela que recarrega sempre que um ficheiro muda, pelo que vê a placa tomar forma enquanto o agente trabalha. Num layout pode mover peças, traçar pistas e colocar vias à mão, e guardar escreve-as no mesmo TOML que o agente lê a seguir.
Pronto para fabricar
agentee fab recusa enquanto o layout tiver erros. Quando está limpo, escreve um pacote que um fabricante aceita tal como está, com a versão e o commit do agentee na serigrafia para que cada placa diga o que a construiu.
agentee parts faz a cotação da BOM na Mouser e na Farnell e encontra peças mais baratas que mantêm o valor, o pacote, a classificação e o dielétrico. agentee export escreve a placa e cada modelo de peça como um único STEP para o invólucro.
F_Cu.gbr … B_Cu.gbr- Cobre por camada, RS-274X com atributos X2
F_Mask, F_Paste, F_SilkS- Máscara, pasta e serigrafia para cada face
drill-PTH.drl, drill-NPTH.drl- Furação Excellon, um ficheiro por voo de via em placas HDI
bom-jlcpcb.csv, cpl.csv- BOM e colocação nas colunas que a JLCPCB pede
NAME.d356- Lista de redes IPC-D-356 para o teste da placa nua
fab-notes.txt- Stackup, classes de impedância, tipos de via e o que preencher
NAME-gerbers.zip- Tudo o que o fabricante precisa, pronto a carregar
Começar com uma placa que já entende
Instale, dê a skill ao seu agente e peça algo pequeno: um breakout, uma fonte de alimentação, um nó de sensor. Observe no visualizador e leia o que a verificação diz.