Referência
Referência do formato de ficheiro
Cada chave de cada ficheiro, dividida por tópico. É o mesmo texto que agentee docs imprime e que o servidor MCP devolve como format_reference, pelo que um agente offline lê exatamente isto.
agentee docs | lessFundamentos
Ficheiros do projeto
Um projeto é um diretório de ficheiros TOML carregados pelo sufixo: placas, símbolos, footprints, esquemas, layouts e simulações.
Edição com agentee edit
Os comandos que escrevem todas as chaves de um esquema, layout ou especificação de placa, mantêm os comentários do ficheiro e verificam o que alteraram.
Unidades e coordenadas
Milímetros por omissão, cadeias de unidades para o resto, Y a crescer para baixo e rotação no sentido anti-horário no ecrã.
Fluxo de trabalho
A ordem em que um design é construído, desde a importação de componentes até à escrita do pacote de fabrico.
Placa
Especificação da placa
O ficheiro *.board.toml: predefinição do fabricante, contorno e recortes, stackup, tipos de via e classes de rede com objetivos de impedância e corrente.
Predefinições de stackup
Todas as construções de impedância da JLCPCB, as construções padrão da PCBWay e dois stackups HDI genéricos, nomeados pelo código próprio do fabricante.
Laminação
A sequência de prensagens e furações, derivada do stackup ou listada manualmente, que decide que vias podem ser furadas.
Tipos de via
Atravessadas, cegas, enterradas e microvias, vias empilhadas e de salto, furação de profundidade controlada, retrofurações e preenchimento de vias IPC-4761.
Regras do fabricante
Todas as chaves de regras do fabricante, e os valores das predefinições genérica, jlcpcb e hdi, com a linha da página de capacidades do fabricante de onde cada uma vem.
Verificações de regras de design
Todas as regras de layout com o respetivo id, severidade e a condição sob a qual são executadas: cobre, furações, máscara, serigrafia, montagem, zonas, sinais, acesso de teste e posicionamento.
Impedância e perdas
Geometria de pistas por classe e camada, impedância em forma fechada e resolvida por campos, pares diferenciais, e o modelo de perdas com rugosidade e ENIG.
Componentes
Símbolos
O ficheiro *.sym.toml: pinos, gráficos, corpos de caixa gerados, símbolos de múltiplas unidades e níveis lógicos para a verificação de sinais.
Footprints
O ficheiro *.fp.toml: linhas de pads, formas e camadas de pads, pads de borda, ligações de zonas, courtyards, serigrafia e modelos 3D.
Gráficos
As formas partilhadas por símbolos, footprints e layouts: linhas, retângulos, polilinhas, polígonos, círculos, arcos e texto.
Esquema e layout
Esquemas
O ficheiro *.sch.toml: componentes posicionados, redes como listas de pinos, classes de rede, barramentos e a verificação de nível de sinal, e folhas para designs grandes.
Layouts
O ficheiro *.pcb.toml: posicionamentos, pistas, vias, fanouts, costuras, zonas, recortes, serigrafia, arte, acesso de teste e a marca de água de versão.
Posicionamento automático
agentee place: conetores nas bordas, chips grandes ao centro, condensadores de desacoplamento nos respetivos pinos, depois legalizado e refinado.
Roteamento automático
agentee route, tie, tune e neck: roteamento em grelha que mantém larguras de classe, distâncias e vias, ligações de plano, correspondência de comprimentos e reduções de pescoço.
Interfaces
O que uma ligação tem de cumprir, do USB 3 a uma linha RF de 50 ohms: impedância, skew, comprimento, vias, stubs, planos de referência e vias de retorno.
Edição no visualizador
Mover componentes, rotear pistas e colocar vias manualmente no agentee view, guardados de volta no mesmo TOML.
Simulação
Simulação FDTD
Uma execução FDTD de onda completa de um layout na GPU com portas lumped em pads, dando parâmetros S em JSON e Touchstone.
Canal e eye
Um fluxo de bits através de um caminho de parâmetros S com CTLE, DFE e emissores e receptores IBIS, lido como um olho.
Rede de distribuição de energia
A impedância de um barramento de energia a partir dos respetivos sinks, condensadores de desacoplamento e VRM, face a um objetivo, com as antirressonâncias a corrigir.
Análise de parâmetros S
TDR, pares em modo misto, interferência, passividade e reciprocidade a partir de qualquer resultado FDTD ou em cascata.
Perdas no FDTD
Perda dielétrica causal, impedância de superfície com efeito de pele, rugosidade e níquel ENIG, e as correções de borda da grelha.
Mapas de campo e emissões
Mapas de campos E e H no primeiro prepreg e no campo distante, com potência radiada e o campo a 3 m face à classe B da FCC.
Cascata
Parâmetros S de fornecedores, ruído e linearidade inseridos numa simulação de placa: ganho, figura de ruído, IIP3, P1dB, SFDR e estabilidade.
Queda DC
Todas as camadas de cobre resolvidas como uma folha resistiva: queda, densidade de corrente, tensões de carga e as vias mais ocupadas.
Térmico
Condução em estado estacionário através de FR4, cobre e vias, com convecção de ambas as faces, resolvido na GPU.
Simulação lógica
Uma simulação orientada a eventos das partes digitais de um esquema: modelos da série 74, primitivas, estímulo, asserções, setup e hold, saída VCD.
Saída
Importação de uma placa KiCad
agentee import board converte um .kicad_pcb numa especificação de placa, layout, esquema de lista de redes, footprints e símbolos.
Pacote de fabrico
Os Gerbers, ficheiros de furação, BOM, posicionamento, lista de redes IPC-D-356, pontos de teste e notas de fabrico que o agentee fab escreve.
Distribuidores e preços
agentee parts: preços de BOM na Mouser e Farnell e componentes mais baratos que encaixam sem rebaixamento.