agentee

Placa

Regras do fabricante

Todas as chaves de regras do fabricante, e os valores das predefinições genérica, jlcpcb e hdi, com a linha da página de capacidades do fabricante de onde cada uma vem.

Todos os comprimentos: min_track_width, min_clearance, min_drill, min_via_drill, min_via_diameter, min_annular_ring (vias, microvias usam min_microvia_diameter), min_blind_via_drill, min_controlled_depth_drill, min_microvia_drill, max_microvia_drill, min_microvia_diameter, min_hole_to_hole, min_copper_to_edge, min_silk_width, min_silk_text_height, min_mask_web (0,1 mm), max_drill, min_npth_drill, min_plated_slot_width, min_npth_slot_width, min_pth_annular_ring, min_via_hole_to_copper, min_pth_hole_to_copper, min_inner_pth_hole_to_copper, min_npth_to_copper, min_smd_pad_gap, min_hole_to_smd_pad, max_filled_via_drill, min_bga_pad, min_bga_pitch, min_part_to_edge, min_body_to_edge, flex_zone; mais max_aspect_ratio, um número simples (profundidade do furo sobre furação), max_microvia_aspect_ratio (profundidade do dielétrico sobre furação a laser), max_controlled_depth_aspect_ratio (profundidade sobre furação de uma via de profundidade controlada), e os interruptores hdi (o fabricante constrói vias cegas, enterradas e microvias e backdrills) e stacked_microvias (o fabricante empilha microvias). Os footprints são verificados contra as regras de todas as placas cujo layout os posiciona, pelo que um projeto com uma placa de 4 camadas e uma placa de 2 camadas sujeita cada footprint apenas às placas em que está. Um footprint que nenhum layout posiciona é verificado contra cada placa e reportado para a que melhor lhe serve; sem placa, contra generic.

O predefinição de fabricante é uma tabela indexada pelo número de camadas de cobre, pelo peso do cobre exterior (a partir da espessura da primeira camada de cobre) e pelo acabamento, de modo que uma placa de 4 camadas com 1 oz tem regras de pista mais apertadas do que uma de 2 camadas com 2 oz. Qualquer valor em [rules] substitui a tabela. Os valores de jlcpcb provêm de https://jlcpcb.com/capabilities/pcb-capabilities:

regra1 camada2 camadas4+ camadaslinha de origem
min_track_width, min_clearance, 1 oz0.100.100.09largura e espaçamento mínimos de pista (1 oz)
idem, 2 oz0.160.160.15largura e espaçamento mínimos de pista (2 oz)
idem, 2.5 / 3.5 / 4.5 oz0.2 / 0.25 / 0.32 camadas, cobre pesado
min_drill, min_via_drill0.30.150.15diâmetro de furação, tamanho mínimo de furo de via
min_via_diameter0.50.250.25diâmetro mínimo de via
min_annular_ring (via)0.050.050.05diâmetro da via 0.1 mm acima do furo
min_pth_annular_ring, 1 oz0.180.180.15anel anular PTH, mínimo absoluto
idem, 2 oz0.2540.2540.254anel anular PTH, 2 oz
max_drill6.36.36.3diâmetro de furação, furos maiores são roteados
min_npth_drill0.50.50.5furos não revestidos, mínimo
min_plated_slot_width0.50.50.35largura mínima de fenda revestida, fenda com pelo menos 2 larguras de comprimento
min_npth_slot_width1.01.01.0fendas não revestidas, mínimo
min_via_hole_to_copper0.20.20.2furo de via a pista, furo de via de camada interna a cobre
min_pth_hole_to_copper0.280.280.28PTH a pista
min_inner_pth_hole_to_copper0.3furo de pad PTH de camada interna a cobre
min_npth_to_copper0.20.20.2NPTH a pista
min_smd_pad_gap0.150.150.15espaçamento entre pads SMD, redes diferentes
max_filled_via_drill0.550.550.55via em pad, enchimento de epóxi ou cobre, 0.15 a 0.55 mm
min_bga_pad0.25 (0.2 ENIG)pad BGA, 0.2 a 0.25 mm requer ENIG
min_bga_pitch0.30.30.3capacidades de PCBA, padrão: 0.3 mm centro a centro BGA
min_silk_width, min_silk_text_height0.15, 1.0largura de linha da legenda, altura de texto
max_aspect_ratio10.710.710.7o furo de 0.15 mm numa placa de 1.6 mm

Onde o agentee é mais estrito do que a página, de propósito: min_copper_to_edge mantém-se em 0.3 mm (a página permite 0.2 mm numa borda roteada, que é fresada a +/-0.2 mm, e 0.4 mm num corte em V), min_hole_to_hole mantém-se em 0.5 mm (a página dá 0.45 mm entre furos de pad e 0.2 mm entre vias), e min_hole_to_smd_pad (0.2 mm, o valor de furo de via a pista) e min_part_to_edge (0.5 mm) são escolhas do agentee, não estão na página. min_body_to_edge (1.0 mm) segue os guias de DFM de montagem, que mantêm cada componente a 1 mm da borda da placa para despano e manuseamento. flex_zone (5 mm) segue a Knowles sobre fissuração por flexão de MLCC: a zona de tensão está tipicamente dentro de 5 mm da borda da PCB ou dos pontos de fixação.

As predefinições generic e jlcpcb constroem apenas vias atravessantes (hdi = false); os seus limites de microvia e via cega (furação a laser de 0,1 mm, pad de 0,3 mm, 0,8:1, furação cega de 0,2 mm) aplicam-se quando se define [rules] hdi = true. A predefinição hdi é o generic com a tabela de capacidades HDI publicada pela PCBWay (https://www.pcbway.com/hdi-pcb.html, "HDI PCB Manufacturing Capabilities": constrói 1+N+1 a 6+N+6, pista e espaço de 0,065/0,065 mm, furação mecânica de 0,15 mm, furação a laser padrão de 4 mil e no máximo 8 mil num dielétrico de 0,15 mm ou menos, furação PTH de profundidade controlada de 0,15 mm, relação de aspecto de 14:1, ponte de máscara verde de 4 mil), para as construções IPC-2226: tipo I (uma camada de microvia, 1+N+1), tipo II (tipo I com vias enterradas no núcleo) e tipo III (duas ou mais camadas de microvia, 2+N+2), nos stackups hdi-6l-1n1 e hdi-8l-2n2. As regras que a tabela não fornece mantêm uma razão nomeada:

regrahdiorigem
hdi, stacked_microviastrueA PCBWay constrói 1+N+1 a 6+N+6 por laminação sequencial; microvias empilhadas são preenchidas com cobre
min_microvia_drill, max_microvia_drill0.1, 0.2furação a laser mínima da PCBWay 4 mil padrão, furação a laser máxima 8 mil
min_via_drill, min_drill, min_blind_via_drill0.15furação mecânica mínima da PCBWay 0.15 mm, furação PTH de profundidade controlada mínima 0.15 mm
min_controlled_depth_drill0.15PCBWay "Min. controlled depth drilling, PTH: 0.15mm"
min_track_width, min_clearance0.065pista/espaço mínimo da PCBWay 0.065 mm
max_aspect_ratio14máximo da PCBWay 14:1
min_mask_web0.1ponte de máscara verde de 4 mil da PCBWay (o valor de generic)
min_microvia_diameter0.25não está na tabela: pad de captura, anel de 0.075 mm no furo de 0.1 mm
max_microvia_aspect_ratio0.8não está na tabela: abaixo do 1:1 da IPC-T-50, margem para o revestimento preencher; a furação de 8 mil da PCBWay em 0.15 mm é 0.75:1
min_via_diameter, min_annular_ring0.35, 0.1não está na tabela: anel de 0.1 mm na furação de 0.15 mm
min_hole_to_hole, min_via_hole_to_copper0.25, 0.15não está na tabela
min_bga_pad, min_bga_pitch0.2, 0.4não está na tabela

Uma camada de construção de 0.07 mm sob uma furação a laser de 0.1 mm é 0.7:1, dentro do 0.8:1.

max_controlled_depth_aspect_ratio é 1 em todos os presets, a partir da nota de fabricação da Sanmina "Backdrilling and Blind/Buried Via Formation" (https://www.sanmina.com/pdf/solutions/bbf.pdf): a formação de vias cegas por furação de profundidade controlada "é limitada pela projeção dos banhos de revestimento de cobre a uma razão de aspecto máxima de 1:1". Nenhuma fonte publicada dá uma furação de profundidade controlada para generic ou jlcpcb: a página de capacidades da JLCPCB lista vias cegas a laser (0.075 a 0.15 mm), vias enterradas mecânicas e backdrilling, mas não furação de profundidade controlada. Assim, ambos os presets rejeitam uma via de profundidade controlada como qualquer outra via, exceto through (hdi = false), e min_controlled_depth_drill ali não é um número próprio, mas a furação de via cega (min_blind_via_drill, 0.2 mm), aplicada quando hdi = true; definir min_controlled_depth_drill em [rules] a partir do valor do seu fabricante. Em hdi-6l-1n1 uma furação de profundidade controlada de 0.15 mm atinge In1.Cu ou In4.Cu (0.123 mm de profundidade), não In2.Cu.

docs/format.md · Markdown para agentes