Logic
计数器和 I2C 总线的逻辑仿真
直接从网表仿真的两个原理图：74HC161 计数到 74HC138，以及由 74HC595 捕获的开漏 I2C 总线。
counter 将 74HC161 时钟输入到 74HC138，并在设定时间检查译码器输出，在每个上升沿检查计数。
i2c 是一个开漏总线：由两个 74LVC1G07 构成的控制器、用 74LVC1G06 拉低 SDA 以发送 ACK 的目标、4.7k 上拉电阻，以及由 SCL 时钟驱动并捕获字节的 74HC595。仿真检查 START、位、ACK、字节和 STOP。
打开它
git clone https://github.com/v0l/agentee
cd agentee/examples/logic
agentee check
agentee view