Produzione
Pacchetto per il produttore, BOM e prezzi
Scrivi Gerber, forature, BOM e posizionamento per JLCPCB o qualsiasi produttore, calcola il prezzo della BOM da Mouser e Farnell, ed esporta un STEP per l'involucro.
Quando la verifica non ha più errori, un layout diventa un pacchetto che un produttore di PCB e una casa di assemblaggio accettano così com'è. Questa guida copre la sua scrittura, il prezzo dei componenti e l'ottenimento di un modello 3D per l'involucro.
Scrivere il pacchetto
agentee fab pcb:NAME -o fab/fab rifiuta mentre il layout ha errori. In assenza di errori, scrive:
| file | cosa |
|---|---|
F_Cu.gbr ... B_Cu.gbr | rame per layer, RS-274X con attributi file X2, riempimenti di area come regioni |
F_Mask.gbr, B_Mask.gbr | aperture della mask sui contorni delle piazzole, via con tent |
F_Paste.gbr, B_Paste.gbr | paste sulle piazzole SMD |
F_SilkS.gbr, B_SilkS.gbr | serigrafia nel font Hershey stroke, con il watermark di versione |
Edge_Cuts.gbr | il contorno e ogni taglio nella scheda |
drill-PTH.drl, drill-NPTH.drl | trapani Excellon, slot come G85; un file in più per ogni span di via cieca, sepolta o microvia su schede HDI |
bom.csv, bom-jlcpcb.csv | la BOM, raggruppata per valore, footprint, mpn e lcsc |
cpl.csv | posizionamento, nelle colonne di JLCPCB |
fab-notes.txt | versione, stackup, finitura, classi di impedenza, tipi di via e cosa riempire |
NAME.d356 | netlist IPC-D-356A per il test elettrico della scheda nuda |
testpoints.csv | ogni piazzola di test, per il costruttore del fixture |
NAME-gerbers.zip | ogni file Gerber e di trapanatura, pronto per il caricamento |
assembly-top.png, assembly-bottom.png | layer di produzione e serigrafia per la linea |
Le coordinate sono in millimetri con Y verso l'alto, le stesse nei Gerber e nel file di posizionamento. I componenti marcati dnp, i componenti con assembly = "no" nei loro campi, e i fori di montaggio e i fiduciali restano fuori dalla BOM e dal posizionamento.
Ordinare da JLCPCB
- Carica
NAME-gerbers.zip. - Scegli lo stesso stackup che la specifica della scheda indica. Per schede con impedenza controllata, scegli la costruzione dal suo codice (
JLC04161H-7628e così via); ogni verifica di larghezza risolta lo presuppone. - Fai corrispondere finitura, colore della mask e peso del rame a
fab-notes.txt. - Per l'assemblaggio, carica
bom-jlcpcb.csvecpl.csv. Compila la colonnaLCSC Part #assegnando a ogni componente un campolcscnello schema:
agentee edit sch NAME set C1 --field lcsc=C14663fab-notes.txt elenca tutto ciò che il produttore deve fare oltre ai valori predefiniti: via nelle piazzole da riempire e cappucciare, edge pad da mantenere, classi di impedenza con il loro obiettivo, layer e larghezza. Incolla le righe rilevanti nelle note dell'ordine.
Il watermark
Ogni pacchetto porta agentee vX.Y.Z-HASH nella sua serigrafia: la versione che l'ha costruito e il commit git della sua sorgente, con -dirty quando l'albero aveva modifiche non committe. Si trova di default nella serigrafia inferiore, nel punto libero più vicino all'angolo in basso a sinistra, e fab-notes.txt dice dove. Non può essere disattivato, e il pacchetto viene rifiutato quando non c'è spazio. Imposta [watermark] at nel layout per scegliere il punto tu stesso.
Prezzare la BOM
agentee parts NAME --boards 5
agentee parts NAME --refs C11,R8 --json
agentee parts NAME --distributor farnell --farnell-store ie.farnell.comparts cerca ogni riga della BOM su Mouser e Farnell tramite il campo mpn, quindi prima assegna a ogni componente mfr e mpn; le righe senza vengono saltate. Le chiavi vivono fuori da ogni progetto, in ~/.config/agentee/distributors.toml:
[mouser]
api_key = "..."
[farnell]
api_key = "..."
store = "uk.farnell.com"Per ogni riga sceglie l'elenco più economico disponibile per la quantità e non obsoleto, rispettando minimi e multipli e comprando fino a una soglia di prezzo se questo costa meno in totale. Poi cerca componenti più economici che sostituiscono:
- resistori con lo stesso valore, tolleranza uguale o migliore, e lo stesso case;
- condensatori ceramici con lo stesso valore, tensione non inferiore, dielettrico non peggiore (C0G resta C0G, X5R può diventare X7R) e lo stesso case;
- discreti generici come 2N7002, BAT54 o SMAJ con lo stesso nome e package;
- LED indicatori dello stesso colore e case.
Gli IC e i connettori ottengono solo lo stesso componente presso l'altro distributore, o la sostituzione suggerita dal distributore. Scrivi la sostituzione nel campo mpn del componente, non nella BOM, in modo che la prossima esecuzione e il prossimo pacchetto concordino.
Esportare per l'involucro
agentee models
agentee export pcb:NAME -o NAME.stepexport scrive un assemblaggio STEP unico: la scheda come solido dello spessore dello stackup con i suoi fori, slot e tagli, e ogni componente come istanza nominata dal suo riferimento. I modelli STEP del fornitore entrano come scritti dal fornitore, scritti una volta per quanti componenti li usano; i modelli VRML e i corpi generati entrano come superfici facettate, e un componente senza modello come un box sul suo contorno di produzione. La faccia inferiore della scheda è a z = 0, Y verso l'alto.
agentee models scarica i modelli della libreria KiCad che i footprint nominano in una cache prima, e riporta quelli che non trova. Un footprint può anche nominare un URL https:// a un file STEP del fornitore, fissato a un commit in modo che non possa cambiare sotto di te.
Prima di premere ordine
agentee checkè pulito, e lo è ancheagentee drc NAMEcon gli avvisi che hai scelto di ignorare scritti inDESIGN.md.- Ogni simulazione è attuale: la verifica avvisa sui risultati obsoleti.
- I render sembrano corretti:
agentee render pcb:NAME, e i disegni di assemblaggio nel pacchetto. agentee view --3dmostra i componenti dove te li aspetti.- Le piazzole di test di cui hai bisogno ci sono:
agentee testpoints NAME --dry-runelenca cosa aggiungerebbe.