Projektowanie elektroniki dla agentów kodujących
Projektowanie PCB jako tekst, który może edytować twój agent
Schematy, projekty PCB i symulacje to zwykłe pliki TOML. agentee sprawdza każdą edycję według zasad twojego producenta PCB i mówi, co zmienić, rysuje płytkę, rozwiązuje impedancję, uruchamia symulacje FDTD i termiczne na GPU oraz zapisuje pliki Gerber.
curl -fsSL https://agentee.sh/install.sh | sh
Każda zmiana przechodzi przez ten sam cykl
Nie ma stanu edytora do synchronizacji. Pliki są projektem, więc agent pracuje z nimi za pomocą narzędzi, które już ma, a agentee odpowiada w formie, na którą może zareagować.
Edytuj
Agent zmienia jeden plik, zwykle przez
agentee edit, który zapisuje TOML dla niego, zachowuje komentarze i odmawia pinu lub sieci, która nie istnieje.agentee edit sch lna net RF_OUT C2.2 J2.1 L3.1 --class RFSprawdź
Każda diagnostyka wskazuje plik, element i miejsce. Większość mówi, jaka wartość przejdzie, więc następna edycja to poprawka.
agentee check --item pcb:lnaObejrzyj
PNG płytki dokładnie tak, jak rysuje ją podgląd. Przechodzące sprawdzanie może nadal ukrywać zagęszczony sitodruk lub omijanie na ścieżce.
agentee render pcb:lna -o lna.pngZmierz
Rozwiązany model jako JSON: pozycje pinów, długości i opóźnienia sieci, rozwiązane szerokości ścieżek dla każdej warstwy, odczyty symulacji.
agentee show pcb:lna
Projekt to katalog plików TOML
Sześć rodzajów plików, ładowanych po rozszerzeniu. Nieznane klucze to błędy, więc literówka jest zgłaszana, a nie ignorowana. Gołe liczby to milimetry; wszystko inne ma swoją jednostkę.
*.board.toml
Preset producenta, stackup, obrys, typy przelotek i klasy sieci z celami impedancji i prądu.
[[netclasses]] name = "RF" impedance = "50ohm" coplanar_gap = "0.2mm" solver = "field"*.sym.toml
Symbol schematu, umieszczony ręcznie lub wygenerowany z list pinów dla każdej strony. Większość pochodzi z KiCad.
[[pins]] number = "2" name = "GND" type = "power_in" side = "bottom"*.fp.toml
Footprint, z wierszami padów zapisanymi raz z liczbą i rozstawem.
[[pads]] number = "1" kind = "smd" size = [1.95, 0.6] count = 4 pitch = [0, 1.27]*.sch.toml
Umieszczone elementy i sieci jako listy pinów. Pomiń przewody, a agentee je poprowadzi.
[[nets]] name = "RF_OUT" class = "RF" pins = ["C2.2", "J2.1", "L3.1"]*.pcb.toml
Umieszczenia, ścieżki, przelotki, wylewki i opisy (sitodruk), sprawdzane pod kątem połączeń i odstępów przy każdym załadowaniu.
[[tracks]] net = "RF_OUT" layer = "F.Cu" points = [[19.28, 12.0], [30.92, 12.0]]*.sim.toml
Symulacja projektu PCB (layout) lub schematu: FDTD, kaskada, kanał, PDN, spadek DC, termika lub logika.
name = "lna-rf" layout = "lna" [frequency] start = "50MHz" stop = "6GHz"
Sprawdzanie zna producenta
Uruchamiaj go po każdej edycji. Zwraca kod 1 przy błędach, więc pasuje do cyklu lub do CI, a tam, gdzie istnieje, podaje wartość, która przechodzi.
- 86 reguły projektu PCB (layout)
- Zwarcia, odstępy i niepoprowadzone sieci, ale też wypełnienie padów przelotkami, tombstoning, kondensatory ceramiczne w strefie gięcia, głodowe termale, mostki soldermaski, opisy (sitodruk) nad padami i dostęp sond do testów.
- 864 rzeczywiste stackupy
- Każda budowa impedancji JLCPCB od 4 do 20 warstw i standardowe budowy PCBWay, według własnego kodu producenta, z grubością i przenikalnością elektryczną każdej warstwy.
- Własne limity producenta
- Preset JLCPCB podąża za stroną z możliwościami linia po linii i skaluje się z liczbą warstw i grubością miedzi. Tam, gdzie agentee jest surowszy, odniesienie mówi dlaczego.
- Impedancja, rozwiązana
- Wzory zamknięte na pierwszą odpowiedź, solver pól na GPU z soldermaską i grubością miedzi dla klas, które mają znaczenie. W granicach 0,5% od dokładnych referencji stripline.
agentee render board:lnaSymuluj, zanim złożysz zamówienie
Każdy *.sim.toml to uruchomienie z typem. Solvery działają przez wgpu na Vulkan, Metal lub DirectX 12, zapisują wyniki obok specyfikacji, a sprawdzanie ostrzega, gdy wynik staje się nieaktualny.
FDTD
Pełnofalowe symulacje 3D projektu PCB (layout) na GPU, z portami skupionymi na padach, dające parametry S jako JSON i Touchstone.
Kaskada
Parametry S, szumy i nieliniowość od producenta wstawione do symulacji płytki: wzmocnienie, współczynnik szumów, IIP3 i stabilność.
Termika
Przewodnictwo przez FR4, miedź i przelotki z konwekcją z obu stron. Sekundy, nie minuty.
Logika
Symulacja zdarzeniowa części cyfrowych schematu z modelami serii 74, asercjami i kontrolami setup i hold.
FDTDKaskadaKanał i okoPDNSpadek napięcia DCTermikaLogika
FDTD to kosztowne: uruchomienie sześciu portów LNA zajęło 27 minut na GPU stacji roboczej. agentee sim NAME --dry-run wypisuje siatkę i liczbę uruchomień w sekundę, więc agent może oszacować rozmiar uruchomienia przed jego startem.
Stworzone dla agenta, którego już używasz
Skill uczy pętli, kolejności budowania projektu i pułapek w formacie. Serwer MCP daje klientom, którzy go obsługują, te same operacje jako narzędzia, z renderami zwracanymi jako obrazy.
Skill
npx skills add https://agentee.shSerwer MCP w Claude Code
claude mcp add agentee -- agentee mcp "$PWD"W Codex
[mcp_servers.agentee]
command = "agentee"
args = ["mcp", "/path/to/project"]
agentee viewCzłowiek pozostaje w pętli
agentee view otwiera okno, które odświeża się za każdym razem, gdy zmienia się plik, więc obserwujesz, jak płytka nabiera kształtu, podczas gdy agent pracuje. W projekcie PCB możesz ręcznie przesuwać części, trasać ścieżki i umieszczać przelotki, a zapisanie wpisuje je do tego samego TOML, który agent odczyta następnym razem.
Gotowe do produkcji
agentee fab odmawia, dopóki projekt PCB ma błędy. Gdy jest czysty, zapisuje pakiet produkcyjny, który producent przyjmuje bez zmian, z wersją i commitem agentee w opisach, aby każda płytka mówiła, co ją zbudowało.
agentee parts wycenia BOM w Mouser i Farnell i znajduje tańsze części, które zachowują wartość, obudowę, rating i dielektryk. agentee export zapisuje płytkę i modele wszystkich części jako jeden plik STEP na obudowę.
F_Cu.gbr … B_Cu.gbr- Miedź dla każdej warstwy, RS-274X z atrybutami X2
F_Mask, F_Paste, F_SilkS- Soldermaska, pasta i opisy (sitodruk) dla każdej strony
drill-PTH.drl, drill-NPTH.drl- Wiercenia Excellon, jeden plik na zakres przelotek w płytkach HDI
bom-jlcpcb.csv, cpl.csv- BOM i montaż w kolumnach wymaganych przez JLCPCB
NAME.d356- Lista sieci IPC-D-356 do testu płytki bez montażu
fab-notes.txt- Stackup, klasy impedancji, typy przelotek i co wypełnić
NAME-gerbers.zip- Wszystko, czego potrzebuje producent, gotowe do przesłania
Zacznij od płytki, którą już rozumiesz
Zainstaluj, daj swojemu agentowi skill i poproś o coś małego: breakout, zasilacz, węzeł czujnika. Obserwuj w podglądzie i czytaj, co mówi sprawdzanie.