Règles du fabricant

Toutes les longueurs : min_track_width, min_clearance, min_drill, min_via_drill, min_via_diameter, min_annular_ring (les vias, les microvias utilisent min_microvia_diameter), min_blind_via_drill, min_controlled_depth_drill, min_microvia_drill, max_microvia_drill, min_microvia_diameter, min_hole_to_hole, min_copper_to_edge, min_silk_width, min_silk_text_height, min_mask_web (0,1 mm), max_drill, min_npth_drill, min_plated_slot_width, min_npth_slot_width, min_pth_annular_ring, min_via_hole_to_copper, min_pth_hole_to_copper, min_inner_pth_hole_to_copper, min_npth_to_copper, min_smd_pad_gap, min_hole_to_smd_pad, max_filled_via_drill, min_bga_pad, min_bga_pitch, min_part_to_edge, min_body_to_edge, flex_zone ; plus max_aspect_ratio, un nombre simple (profondeur du trou sur diamètre de perçage), max_microvia_aspect_ratio (profondeur du diélectrique sur perçage laser), max_controlled_depth_aspect_ratio (profondeur sur perçage d'un via à profondeur contrôlée), et les commutateurs hdi (le fabricant fabrique des vias aveugles, enterrés et microvias et des contre-perçages) et stacked_microvias (le fabricant empile des microvias). Les empreintes sont vérifiées par rapport aux règles de chaque carte dont le routage les place, donc un projet avec une carte 4 couches et une carte 2 couches ne tient chaque empreinte que par rapport aux cartes sur lesquelles elle est. Une empreinte qu'aucun routage ne place est vérifiée par rapport à chaque carte et signalée pour celle qui lui convient le mieux ; sans carte, par rapport à generic.

Le préréglage de fabricant est un tableau indexé par le nombre de couches de cuivre, l'épaisseur du cuivre extérieur (d'après l'épaisseur de la première couche de cuivre) et le fini, de sorte qu'une carte 4 couches 1 oz a des règles de pistes plus strictes qu'une carte 2 couches 2 oz. Tout ce qui est dans [rules] remplace le tableau. Les valeurs jlcpcb proviennent de https://jlcpcb.com/capabilities/pcb-capabilities :

Là où agentee est plus strict que la page, volontairement : min_copper_to_edge reste à 0.3 mm (la page autorise 0.2 mm sur un bord routé, usiné à +/-0.2 mm, et 0.4 mm sur une découpe en V), min_hole_to_hole reste à 0.5 mm (la page indique 0.45 mm entre les trous de pastilles et 0.2 mm entre les vias), et min_hole_to_smd_pad (0.2 mm, la valeur trou de via à piste) et min_part_to_edge (0.5 mm) sont des choix d'agentee, absents de la page. min_body_to_edge (1.0 mm) suit les guides DFM d'assemblage, qui maintiennent chaque composant à 1 mm du bord de la carte pour la dépannage et la manipulation. flex_zone (5 mm) suit Knowles sur la fissuration des MLCC en flexion : la zone de contrainte est typiquement à moins de 5 mm du bord de la carte ou des points de fixation.

Les préréglages generic et jlcpcb construisent uniquement des vias traversants (hdi = false) ; leurs limites de microvias et de vias aveugles (perçage laser 0,1 mm, pastille 0,3 mm, 0,8:1, perçage aveugle 0,2 mm) s'appliquent une fois [rules] hdi = true défini. Le préréglage hdi est generic avec le tableau des capacités HDI publié par PCBWay (https://www.pcbway.com/hdi-pcb.html, « HDI PCB Manufacturing Capabilities » : constructions 1+N+1 à 6+N+6, piste et espace 0,065/0,065 mm, perçage mécanique 0,15 mm, perçage laser standard 4 mil et 8 mil au maximum sur un diélectrique de 0,15 mm ou moins, perçage PTH à profondeur contrôlée 0,15 mm, ratio d'aspect 14:1, pont de vernis 4 mil), pour les constructions IPC-2226 : type I (une couche de microvia, 1+N+1), type II (type I avec vias enfouis dans le cœur) et type III (deux couches de microvia ou plus, 2+N+2), sur les empilements hdi-6l-1n1 et hdi-8l-2n2. Les règles que le tableau ne donne pas conservent une raison nommée :

Une couche de construction de 0.07 mm sous un perçage laser de 0.1 mm est 0.7:1, dans la limite de 0.8:1.

max_controlled_depth_aspect_ratio est 1 dans tous les préréglages, d'après la note fabricant de Sanmina « Backdrilling and Blind/Buried Via Formation » (https://www.sanmina.com/pdf/solutions/bbf.pdf) : la formation de vias aveugles par perçage à profondeur contrôlée « est limitée par la portée des bains de placage de cuivre à un rapport d'aspect maximum de 1:1 ». Aucune source publiée ne donne un perçage à profondeur contrôlée pour generic ou jlcpcb : la page de capacités de JLCPCB liste les vias aveugles laser (0.075 à 0.15 mm), les vias enterrés mécaniques et le backdrilling, mais pas le perçage à profondeur contrôlée. Les deux préréglages rejettent donc un via à profondeur contrôlée comme tout autre via que through (hdi = false), et min_controlled_depth_drill n'y est pas un nombre propre mais leur perçage de via aveugle (min_blind_via_drill, 0.2 mm), appliqué une fois hdi = true ; définissez min_controlled_depth_drill dans [rules] d'après la valeur de votre fabricant. Sur hdi-6l-1n1, un perçage à profondeur contrôlée de 0.15 mm atteint In1.Cu ou In4.Cu (0.123 mm de profondeur), pas In2.Cu.