Referenz
Dateiformat-Referenz
Jeder Schlüssel jeder Datei, aufgeteilt nach Thema. Es ist derselbe Text, den agentee docs ausgibt und der MCP-Server als format_reference zurückgibt, damit ein Agent offline genau das liest.
agentee docs | lessGrundlagen
Projektdateien
Ein Projekt ist ein Verzeichnis von TOML-Dateien, die nach ihrer Endung geladen werden: Platinen, Symbole, Footprints, Schaltpläne, Layouts und Simulationen.
Bearbeiten mit agentee edit
Die Befehle, die jeden Schlüssel eines Schaltplans, Layouts oder Platinenspezifikations schreiben, die Kommentare der Datei erhalten und prüfen, was sie geändert haben.
Einheiten und Koordinaten
Standardmäßig Millimeter, Einheitenzeichenketten für alles andere, Y wächst nach unten und Rotation ist auf dem Bildschirm gegen den Uhrzeigersinn.
Workflow
Die Reihenfolge, in der ein Design aufgebaut wird, vom Importieren von Bauteilen bis zum Schreiben des Fertigerpakets.
Platine
Platinenspezifikation
Die *.board.toml-Datei: Fertiger-Preset, Umrisse und Ausschnitte, Lagenaufbau, Via-Typen und Netzklassen mit Impedanz- und Stromzielen.
Lagenaufbau-Voreinstellungen
Jeder JLCPCB-Impedanzaufbau, die Standardaufbauten von PCBWay und zwei generische HDI-Lagenaufbauten, benannt nach dem eigenen Code des Fertigers.
Laminierung
Die Aufbau-Reihenfolge aus Press- und Bohrschritten, abgeleitet aus dem Lagenaufbau oder manuell aufgelistet, die entscheidet, welche Vias gebohrt werden können.
Via-Typen
Durchkontaktierungen, Blindvias, vergrabene Vias und Mikrovias, gestapelte und übersprungene Vias, Tiefenkontrollbohrung, Backdrills und IPC-4761-Via-Füllung.
Fertigungsregeln
Jeder Fertigungsregel-Schlüssel und die Werte der generischen, jlcpcb- und hdi-Presets mit der Zeile der Fertiger-Fähigkeitsseite, aus der jeder stammt.
Design-Regel-Prüfungen
Jede Layoutregel mit ihrer ID, ihrem Schweregrad und der Bedingung, unter der sie ausgeführt wird: Kupfer, Bohrungen, Maske, Bestückungsdruck, Bestückung, Zonen, Signale, Testzugang und Platzierung.
Impedanz und Verluste
Leiterbahngeometrie pro Klasse und Lage, Impedanz in geschlossener Form und per Feldlösung, differentielle Paare und das Verlustmodell mit Rauheit und ENIG.
Bauteile
Symbole
Die *.sym.toml-Datei: Pins, Grafiken, generierte Boxkörper, Mehrfach-Symbole und Logikpegel für die Signalprüfung.
Footprints
Die *.fp.toml-Datei: Pad-Reihen, Pad-Formen und -Lagen, Randpads, Zonenverbindungen, Courtyards, Bestückungsdruck und 3D-Modelle.
Grafiken
Die Formen, die Symbole, Footprints und Layouts teilen: Linien, Rechtecke, Polylinien, Polygone, Kreise, Bögen und Text.
Schaltplan und Layout
Schaltpläne
Die *.sch.toml-Datei: platzierte Bauteile, Netze als Listen von Pins, Netzklassen, Schienen und die Signalpegelprüfung sowie Blätter für große Designs.
Layouts
Die *.pcb.toml-Datei: Platzierungen, Leiterbahnen, Vias, Fanouts, Stitching, Zonen, Ausschnitte, Bestückungsdruck, Kunst, Testzugang und das Versionswasserzeichen.
Automatische Platzierung
agentee place: Steckverbinder an den Rändern, große Chips in der Mitte, Entkopplungskondensatoren an ihren Pins, dann legalisiert und verfeinert.
Automatisches Routing
agentee route, tie, tune und neck: Gitterrouting, das Klassengrößen, Abstände und Vias beibehält, Ebenenverbindungen, Längengleichung und Halsverjüngungen.
Schnittstellen
Was eine Verbindung erfüllen muss, von USB 3 bis zu einer 50-Ohm-RF-Leitung: Impedanz, Skew, Länge, Vias, Stümpfe, Referenzebenen und Rückkehrvias.
Bearbeiten im Viewer
Bauteile verschieben, Leiterbahnen routen und Vias manuell platzieren in agentee view, gespeichert zurück in dasselbe TOML.
Simulation
FDTD-Simulation
Eine volle FDTD-Laufzeit eines Layouts auf der GPU mit lumpierten Ports an Pads, die S-Parameter als JSON und Touchstone liefern.
Kanal und Eye
Ein Bitstrom durch einen S-Parameter-Pfad mit CTLE, DFE und IBIS-Treibern und -Empfängern, gelesen als Eye.
Stromverteilungsnetz
Die Impedanz einer Stromschiene aus ihren Senken, Entkopplungskondensatoren und VRM gegenüber einem Ziel, mit den Antiresonanzen, die zu beheben sind.
S-Parameter analysieren
TDR, Mixed-Mode-Paare, Störsignale, Passivität und Reziprozität aus jedem FDTD- oder Kaskaden-Ergebnis.
Verluste in der FDTD
Kausaler Dielektrikumverlust, Oberflächenimpedanz mit Skin-Effekt, Rauheit und ENIG-Nickel sowie die Randkorrekturen des Gitters.
Feldverteilungen und Emissionen
E- und H-Feldkarten im ersten Prepreg und im Fernfeld, mit abgestrahlter Leistung und dem Feld bei 3 m gegenüber FCC Klasse B.
Kaskade
Hersteller-S-Parameter, Rauschen und Linearität in einer Platinensimulation: Verstärkung, Rauschzahl, IIP3, P1dB, SFDR und Stabilität.
Gleichspannungsabfall
Jede Kupferebene als Widerstandsblatt gelöst: Abfall, Stromdichte, Lastspannungen und die am stärksten belasteten Vias.
Thermik
Stationäre Wärmeleitung durch FR4, Kupfer und Vias mit Konvektion von beiden Seiten, gelöst auf der GPU.
Logiksimulation
Eine ereignisgesteuerte Simulation der digitalen Teile eines Schaltplans: 74er-Serie-Modelle, Primitive, Stimulation, Assertions, Setup und Hold, VCD-Ausgabe.
Ausgabe
KiCad-Platine importieren
agentee import board wandelt eine .kicad_pcb in eine Platinenspezifikation, ein Layout, einen Netlist-Schaltplan, Footprints und Symbole um.
Fertigungsdaten
Die Gerbers, Bohrdateien, BOM, Bestückungsliste, IPC-D-356-Netlist, Testpunkte und Fertigerhinweise, die agentee fab schreibt.
Distributoren und Preise
agentee parts: BOM-Preise bei Mouser und Farnell und günstigere Bauteile, die ohne Abwertung einsatzbereit sind.