Bearbeiten im Viewer

Die 2D-Layout-Seite von agentee view bearbeitet das Layout manuell. Änderungen bleiben im Fenster, bis save (Strg+S) sie in die .pcb.toml schreibt, über denselben Kommentar- und Reihenfolge-erhaltenden Writer, den die CLI verwendet; revert verwirft sie. Jede Änderung wird im Hintergrund geprüft, so wie check es würde, sodass das Diagnose-Panel und die Netz-Tabelle mitlaufen, und der Header zählt ungespeicherte Layouts. Wenn sich die Datei auf der Festplatte unter ungespeicherten Änderungen ändert, fragt die Seite, ob du deine behältst oder die Datei lädst. Das Schließen des Fensters mit ungespeicherten Änderungen fragt zuerst.

Bewegungen werden an das im Werkzeugfeld gewählte Raster ausgerichtet. Neue Leiterbahnen erhalten die Breite der Netzklasse (kein width-Schlüssel); das Eigenschaften-Panel setzt das Netz, die Schicht und eine eigene Breite einer Leiterbahn, die Position, das Netz und den Typ eines Vias sowie die Position, die Rotation, die Seite und locked eines Bauteils. Eine ausgewählte Ratsnest-Linie kann dem Autorouter als eine Verbindung oder als ihr ganzes Netz übergeben werden, mit denselben Regeln wie agentee route. Ein Via, das eine [[fanouts]]- oder [[stitching]]-Regel platziert hat, oder ein Element einer count-Zeile, wird beim Verschieben, Ändern oder Löschen aus seiner Regel genommen: Die Regel erhält einen skip_at-Eintrag für die Stelle und das Via wird als eigenes [[vias]] geschrieben.

reset im Werkzeugfeld löscht, was du angehakt hast: Routing (Leiterbahnen, Vias und die Plan-Abschnitte der Engine), die [[fanouts]]- und [[stitching]]-Regeln, Kupferflächen mit ihren gespeicherten Füllungen und die Positionen von Bestückungsdruck-Labels, und kann jedes nicht gesperrte Bauteil mit dem Placer neu platzieren (agentee place, mit einem Seed). Wie jede Bearbeitung bleibt es ungespeichert, bis du speicherst. new layout auf dem Layouts-Tab fragt nach einem Namen, einer Platine und einem Schaltplan, schreibt NAME.pcb.toml neben dem Projekt und platziert, sofern du es nicht anhakst, zuerst jedes Bauteil mit dem Placer. Die neue Datei beginnt mit einer Kupferfläche auf jeder Kupferschicht für jedes Masse-Netz des Schaltplans und, wenn der Schaltplan HF-Netze hat, einem [[stitching]]-Raster aus Masse-Vias mit 2,5 mm Abstand sowie einem Zaun entlang der HF-Leiterbahnen, wenn ihre Netzklasse einen coplanar_gap hat. tie plane pads auf der Engine-Karte führt agentee tie auf dem Layout im Fenster aus, und eine ausgewählte Ratsnest-Linie eines Platinennetzes bietet tie pads to the plane vor einem Routing an.

Die layout engine-Karte führt die Stufen von agentee layout (siehe docs/layout-engine-2.md) auf dem Layout aus, wie es im Fenster steht, einschließlich ungespeicherter Änderungen: run nimmt die Stufen von..bis, run X only führt eine Stufe erneut aus, stop beendet den Lauf nach der laufenden Stufe. Die Bearbeitung pausiert, während sie läuft. Das Ergebnis landet im Fenster wie jede andere Änderung, ungespeichert und einen Undo entfernt, mit der Zeit und dem Score jeder Stufe und den Score-Begriffen, die das meiste Gewicht haben. phases to run und settings schreiben [engine] in das Layout (phases, rounds, place_rounds, [engine.place] seed, [engine.access] via_in_pad, [engine.global], [engine.detail]), und default entfernt eine Einstellung wieder. Ein ausgewähltes Bauteil mit 16 oder mehr Pads hat pinswap, das Vertauschungen seiner I/Os wie agentee pinswap durchsucht und sie bei write to the schematic in die Schaltplan-Dateien schreibt.

Gängige Bauteile werden aus dem Footprint gezeichnet, ohne ein Modell zu laden: Chip-Widerstände, Kondensatoren, Induktivitäten, LEDs und Dioden (Namen mit einer Metric-Größe), vertikale Pin-Header und Buchsen, SOIC, SOT, QFP, QFN, DFN, SON, TSLP und BGA-Gehäuse, Kristalle und Oszillatoren, Edge-Mount-SMA-Stecker und Schirmrahmen (Shield im Namen oder in der Beschreibung), gezeichnet ohne Abdeckung. Der Körper ist die F.Fab-Umrisslinie, die Höhe stammt aus height, einem _h1.25mm-Teil des Namens oder der Gehäusefamilie, und die Beine sitzen auf den Pads außerhalb des Körpers. Montagebohrungen, Fiduzialmarken, Pad-Testpunkte, Lötbrücken und Tag-Connect-Footprints erhalten keinen Körper. Eine Modell-Datei im Projekt (3dmodels/ oder ein relativ dazu Pfad) schlägt immer noch ein generiertes Bauteil; agentee models überspringt die generierten.

Modelle sind STEP oder VRML und werden so platziert, wie KiCad sie platziert (model_offset, model_rotate, model_scale). Ein Modellpfad wird zuerst so gesucht, wie er angegeben ist, dann unter KICAD9_3DMODEL_DIR und verwandten Variablen, in 3dmodels/ im Projekt, in ~/.cache/agentee/3dmodels und in /usr/share/kicad/3dmodels, wobei .step, .stp und .wrl ausprobiert werden, mit oder ohne gzip-Kompression. Ein Modell kann auch eine https://-URL zu einer STEP- oder VRML-Datei sein, sodass Herstellermodelle nicht im Repository abgelegt werden müssen: Sie werden einmal in ~/.cache/agentee/3dmodels/url/ heruntergeladen und gelten dann als eigenes Modell des Projekts, wodurch sie einem generierten Bauteil vorgezogen werden. Die URL auf einen Commit oder eine Release festpinnen, damit sich die Datei nicht unter dir ändert. KiCad-Bibliotheksmodelle, die nicht auf der Platte sind, werden aus dem kicad-packages3D-Repository in den Cache heruntergeladen: agentee models (MCP models) lädt sie alle herunter und meldet, was gefunden wurde, und der Viewer lädt im Hintergrund nach. Ein Bauteil ohne Modell ist ein Kasten über seiner Fertigungsumrisslinie, height hoch, andernfalls eine aus dem Footprint-Namen geschätzte Höhe. STEP-Dateien werden mit truck gemeshed, wobei Farben aus ihren gestylten Elementen und Baugruppenplatzierungen übernommen werden. Kanten verwenden die 3D-Kurve jeder Flächenkurve, nicht ihre pcurves. Nicht geklemmte B-Spline-Kurven und -Flächen werden auf ihren gültigen Knotenbereich beschnitten. Eine Kantenkurve, die sich nicht zu endlichen Punkten auswerten lässt, wird als gerade Linie gemeshed, und eine Fläche, deren Oberfläche das nicht tut, wird weggelassen.

agentee export pcb:NAME -o NAME.step (MCP export) schreibt das Layout als eine STEP-Baugruppe (AP214) für Gehäuse-CAD. Die Platine ist ein Festkörper der Lagenaufbau-Dicke mit ihren Pad-Öffnungen, Schlitzern und Platinenausschnitten; Vias werden weggelassen. Jedes Bauteil ist eine Instanz, benannt nach ihrer Referenz: Ein STEP-Modell wird so eingefügt, wie es der Hersteller geschrieben hat, Festkörper, Farben und Untergliederungen bleiben erhalten, und es wird einmal geschrieben, egal wie viele Bauteile es verwenden. VRML-Modelle und generierte Körper werden als facettierte Oberflächen eingefügt, und ein Bauteil ohne Modell als Kasten über seiner Fertigungsumrisslinie. Das Koordinatensystem ist das des Layouts mit Y nach oben und der Unterseite der Platine bei z = 0, sodass ein Bauteil auf der Oberseite bei der Platinendicke beginnt. Der Bericht listet die verwendeten STEP-Dateien, die Anzahl der facettierten Bauteile, die als Kästen gezeichneten Bauteile und die nicht gefundenen Modelle auf.

Pads übernehmen ihre Netze aus dem Schaltplan (Pad-Nummer = Pin-Nummer). Kupferflächen werden mit dem Abstand zu jedem anderen Netz und zum Platinenrand gefüllt, und Inseln, die nichts erreichen, werden entfernt. Die Prüfung meldet ungeroutete Verbindungen (mit dem Ratsnest), Kurzschlüsse, Abstandsverletzungen, Leiterbahnen, die schmaler als ihre Netzklasse sind oder nicht die Impedanzbreite einhalten, Kupfer nahe am Rand, sich überlappende Courtyards, nicht platzierte Bauteile, Leiterbahnenden, die nichts verbinden, und Bestückungsdruck-Text, der anderen Text überlappt, eine Bestückungsdruck-Kontur kreuzt, auf einem Pad liegt oder von der Platine läuft. Courtyards sind die geschlossenen Konturen, die auf F.CrtYd / B.CrtYd gezeichnet werden und mit dem Bauteil platziert werden (ein Bauteil auf der Unterseite landet auf der anderen Seite); zwei Bauteile, deren Courtyards sich auf derselben Seite überlappen, sind ein Fehler, ebenso ein Courtyard auf einer Seite über einem NPTH-Loch eines anderen Bauteils oder über dem Courtyard eines MountingHole*-Footprints (seine Pad-Kontur, wenn er keine hat). Benenne einen Eintrag mit seiner Art, wenn Namen kollidieren: agentee render pcb:lna, sch:lna, board:lna.