Fertigungsregeln

Alle Längen: min_track_width, min_clearance, min_drill, min_via_drill, min_via_diameter, min_annular_ring (Vias, Microvias verwenden min_microvia_diameter), min_blind_via_drill, min_controlled_depth_drill, min_microvia_drill, max_microvia_drill, min_microvia_diameter, min_hole_to_hole, min_copper_to_edge, min_silk_width, min_silk_text_height, min_mask_web (0,1 mm), max_drill, min_npth_drill, min_plated_slot_width, min_npth_slot_width, min_pth_annular_ring, min_via_hole_to_copper, min_pth_hole_to_copper, min_inner_pth_hole_to_copper, min_npth_to_copper, min_smd_pad_gap, min_hole_to_smd_pad, max_filled_via_drill, min_bga_pad, min_bga_pitch, min_part_to_edge, min_body_to_edge, flex_zone; dazu max_aspect_ratio, eine einfache Zahl (Lochtiefe über Bohrung), max_microvia_aspect_ratio (Dielektrikumstiefe über Laserbohrung), max_controlled_depth_aspect_ratio (Tiefe über Bohrung eines Vias mit kontrollierter Tiefe), und die Schalter hdi (der Fertiger baut Blind-, Inner- und Microvias und Rückbohrungen) und stacked_microvias (der Fertiger stapelt Microvias). Footprints werden gegen die Regeln jeder Platine geprüft, deren Layout sie platziert, sodass ein Projekt mit einer 4-Schicht- und einer 2-Schicht-Platine jeden Footprint nur den Platinen gegenüberstellt, auf denen er liegt. Ein Footprint, den kein Layout platziert, wird gegen jede Platine geprüft und für die gemeldet, die er am besten erfüllt; ohne Platine gegen generic.

Das Fertiger-Preset ist eine Tabelle, die nach der Anzahl der Kupferlagen, dem äußeren Kupfergewicht (aus der Dicke der ersten Kupferlage) und der Beschichtung indiziert ist, sodass eine 4-Lagen-1-oz-Platine engere Leiterbahnregeln erhält als eine 2-Lagen-2-oz-Platine. Alles in [rules] überschreibt die Tabelle. Die jlcpcb-Werte stammen von https://jlcpcb.com/capabilities/pcb-capabilities:

Wo agentee absichtlich strenger ist als die Seite: min_copper_to_edge bleibt bei 0.3 mm (die Seite erlaubt 0.2 mm an einer gefrästen Kante, die auf +/-0.2 mm gefräst wird, und 0.4 mm an einem V-Schnitt), min_hole_to_hole bleibt bei 0.5 mm (die Seite gibt 0.45 mm zwischen Pad-Löchern und 0.2 mm zwischen Vias an), und min_hole_to_smd_pad (0.2 mm, der Wert für Via-Loch zu Leiterbahn) sowie min_part_to_edge (0.5 mm) sind agentee-Wahlen, nicht auf der Seite. min_body_to_edge (1.0 mm) folgt den Montage-DFM-Anleitungen, die jedes Bauteil 1 mm vom Platinenrand halten, um Trennen und Handhabung zu ermöglichen. flex_zone (5 mm) folgt Knowles zu MLCC-Brüchen durch Biegen: die Spannungszone liegt typischerweise innerhalb von 5 mm vom Platinenrand oder Befestigungspunkten.

Die generic- und jlcpcb-Presets bauen nur Durchsteck-Vias (hdi = false); ihre Mikrovias- und Blindvia-Limits (0,1 mm Laserbohrung, 0,3 mm Pad, 0,8:1, 0,2 mm Blindbohrung) gelten, sobald [rules] hdi = true gesetzt ist. Das hdi-Preset ist generic mit der veröffentlichten HDI-Fähigkeitstabelle von PCBWay (https://www.pcbway.com/hdi-pcb.html, "HDI PCB Manufacturing Capabilities": Bauten 1+N+1 bis 6+N+6, 0,065/0,065 mm Leiterbahn und Abstand, 0,15 mm mechanische Bohrung, 4 mil Laserbohrung Standard und 8 mil maximal bei einer Dielektrikumstärke von 0,15 mm oder weniger, 0,15 mm kontrolliert tiefe PTH-Bohrung, 14:1 Aspektverhältnis, 4 mil Lötstoppmaske-Brücke), für die IPC-2226-Bauten: Typ I (eine Mikrovias-Schicht, 1+N+1), Typ II (Typ I mit vergrabenen Vias im Kern) und Typ III (zwei oder mehr Mikrovias-Schichten, 2+N+2), auf den hdi-6l-1n1- und hdi-8l-2n2-Lagenaufbauten. Regeln, die die Tabelle nicht angibt, behalten einen benannten Grund bei:

Eine 0.07 mm dicke 1080-Aufbauschicht unter einer 0.1 mm Laserbohrung ergibt 0.7:1, innerhalb von 0.8:1.

max_controlled_depth_aspect_ratio ist in jedem Preset 1, aus der Fertiger-Notiz von Sanmina "Backdrilling and Blind/Buried Via Formation" (https://www.sanmina.com/pdf/solutions/bbf.pdf): Die Bildung von Blindvias durch kontrolliert tiefe Bohrung "ist durch den Wurf der Kupferbeschichtungsbadern auf ein maximales Aspektverhältnis von 1:1 begrenzt". Keine veröffentlichte Quelle gibt eine kontrolliert tiefe Bohrung für generic oder jlcpcb an: Die Fähigkeiten-Seite von JLCPCB listet Laser-Blindvias (0,075 bis 0,15 mm), mechanische vergrabene Vias und Backdrilling, aber keine kontrolliert tiefe Bohrung. Daher lehnen beide Presets ein kontrolliert tiefes Via wie jedes andere Via außer through ab (hdi = false), und min_controlled_depth_drill dort ist keine eigene Zahl, sondern ihre Blindvia-Bohrung (min_blind_via_drill, 0,2 mm), angewendet, sobald hdi = true ist; setze min_controlled_depth_drill in [rules] aus der Zahl deines Fertigers. Auf hdi-6l-1n1 erreicht eine 0,15 mm kontrolliert tiefe Bohrung In1.Cu oder In4.Cu (0,123 mm tief), nicht In2.Cu.