Via-Typen

Ein [[vias]]-Eintrag einer Platine ist ein Via-Typ: sein Loch, sein Pad, die Kupferschichten, die es überspannt, und wie der Fertiger es aufbaut, so wie KiCad, Altium und HDI-Fertiger sie benennen.

[[vias]]
name = "uvia-top"
type = "microvia"              # laser drilled, one dielectric: F.Cu to In1.Cu
from = "F.Cu"
to = "In1.Cu"
drill = "0.1mm"
diameter = "0.25mm"
fill = "filled_capped"         # copper filled and capped, for via-in-pad
# stacked = true               # a stack of microvias, one per dielectric from..to
# skip = true                  # one laser hole over two dielectrics

[[vias]]
name = "core"
type = "buried"                # inner to inner, drilled in a laminated sub-stack
from = "In1.Cu"
to = "In4.Cu"
drill = "0.2mm"
diameter = "0.45mm"

[[vias]]
name = "bd"                    # a through via backdrilled from the bottom
drill = "0.3mm"
diameter = "0.6mm"
backdrill = { from = "B.Cu", to = "In2.Cu", max_stub = "0.2mm" }
# backdrill.diameter defaults to the drill + 0.2 mm

Ohne type entscheidet der Span: von der ersten bis zur letzten Lage ist es through, ein äußeres Ende ist blind, zwei innere Enden buried. Die Prüfung hält den Typ an seinen Span fest (ein Blindvia muss genau eine äußere Lage berühren, ein Buryvia keine) und an den Fertiger:

• Jeder Typ außer through und jedes Backdrill erfordert sequenzielle Laminierung: die generic- und jlcpcb-Presets bauen nur Durchkontakt-Vias auf und melden ein solches Via als Fehler, das hdi-Preset oder [rules] hdi = true erlaubt sie.
• Die Spanne und die Bohrart müssen einem Bohrschritt der Laminierung entsprechen (siehe Laminierung); der Fehler listet die Spannen auf, die er bohrt. drill_kind ist standardmäßig laser für ein Mikrovias und mechanical sonst; ein Mikrovias wird immer lasergebohrt und ein lasergebohrtes Via ist ein Mikrovias.
• Ein Via mit kontrollierter Tiefe (drill_kind = "controlled_depth") ist ein Blindvia, das mechanisch von seiner äußeren Schicht nach dem letzten Pressen gebohrt wird und auf seiner inneren Schicht per Tiefe stoppt. Sein Bohrloch ist mindestens min_controlled_depth_drill (und min_via_drill), seine Tiefe (äußeres Kupfer durch das Zielkupfer) über seinem Bohrloch höchstens max_controlled_depth_aspect_ratio, und nichts stapelt sich darüber oder darunter: das Bohrloch stoppt per Tiefe auf einem einfachen Pad, daher meldet stacked-via jedes Via an seiner Stelle. Der Fertiger erhält es in seiner eigenen Bohrdatei, drill-FROM-TO-controlled-depth.drl, getrennt von den sequenziell gebohrten Vias derselben Spanne in drill-FROM-TO.drl, und die Fertigeranmerkungen benennen jeden Via-Typ mit seiner Bohrdatei, die mit kontrollierter Tiefe als von ihrer Seite aus bis zu einer kontrollierten Tiefe gebohrt.
• Ein Mikrovias überspannt ein Dielektrikum, außer stacked (ein Stapel einzelner Mikrovias, der [rules] stacked_microvias = true und kupfergefüllte Mikrovias darunter erfordert) oder skip (ein Laserloch über zwei Dielektrika). Sein Bohrloch liegt zwischen min_microvia_drill und max_microvia_drill, sein Pad ist mindestens min_microvia_diameter, und seine Tiefe über dem Bohrloch ist höchstens max_microvia_aspect_ratio, für jedes Dielektrikum eines Stapels. IPC-T-50 definiert ein Mikrovias als eine blinde Struktur mit höchstens 1:1-Seitenverhältnis und 0,25 mm Tiefe; ein tieferes ist eine Warnung.
• Blind und vergrabene Vias werden mit mindestens min_blind_via_drill (und min_via_drill) gebohrt.
• Ein Backdrill läuft from einer äußeren Schicht, die das Via erreicht, und stoppt vor to, einer Schicht, die sich strikt innerhalb des Durchmessers befindet und verbunden bleibt. Das Via hat dann nur Kupfer von seinem fernen Ende bis to, und der verbleibende Stub ist höchstens max_stub (Standard 0,25 mm). Mikrovias und vergrabene Vias können nicht backgebohrt werden.

fill ist der Via-Schutztyp nach IPC-4761: tented (I), tented_covered (II), plugged (III), plugged_covered (IV), filled (V), filled_covered (VI), filled_capped (VII). Via-in-Pad verlangt Typ VII; ein Via in einem Pad, dessen Typ eine andere Füllung setzt, ist ein via-in-pad-fill-Fehler, und ein Via in einem Pad ohne fill wird in den Fertigerhinweisen als zu füllen und zu deckeln wie bisher aufgeführt.

Ein Via belegt nur die Kupferschichten, die es durchdringt (nach einem Backdrill die verbleibenden Schichten). Alles, was Vias platziert oder liest, folgt dem: Konnektivität, Kurzschlüsse und Freiräume, Kupferflächenfüllung (eine Kupferfläche auf einer Schicht, die das Via nicht erreicht, hält keinen Antipad für es), Stitching (die Schichten des Vias), Fanout (das erste Netzklasse-Via, das die Pad-Schicht erreicht), die Checks für ungeroutete und hängende Enden, die Stubs der Interface-Vias (ein blindes Via hat keinen Stub jenseits seiner Endschicht, ein backgebohrtes Via behält seinen max_stub), hole-to-copper und aspect-ratio über den Durchmessers des Lochs, hole-to-hole nur für Löcher, deren Durchmesser ein gemeinsames Dielektrikum teilen, und stacked-via: Zwei Vias an einer Stelle durch dasselbe Dielektrikum werden doppelt gebohrt, während Vias, die sich an einer Schicht treffen (ein Mikrovias auf einem vergrabenen Via oder ein Stapel von Mikrovias), gestapelte Vias sind, die nur mit stacked_microvias und in Bau-Reihenfolge erlaubt sind: Von zwei Vias, die sich an einer Schicht treffen, ist dasjenige näher an der Platinenoberfläche oben, und das darunter muss in derselben oder einer früheren Laminierschritt gebohrt werden (ein Mikrovias auf einem vergrabenen Via benötigt zuerst den Schritt des vergrabenen Vias). Zwei Vias, die sich so nah an der Oberfläche befinden wie einander, stapeln sich in beliebiger Reihenfolge. Silkscreen-Text hält sich nur von den Vias fern, deren Loch auf seiner Seite aufmacht, daher ist ein vergrabenes Via unter einer Beschriftung in Ordnung. Die DC-, thermischen und FDTD-Modelle führen nur einen Barrel zwischen der ersten und letzten Schicht des Vias aus; ein backgebohrtes Via behält auch seinen Stub, max_stub Barrel jenseits der Stoppschicht in Richtung der gebohrten Seite (kurz vor der nächsten Schicht): FDTD meshed es als Metall bis zur nächsten Mesh-Ebene, thermisch leitet es als Kupfer entlang und durch den Rest des Dielektrikums als FR-4, und DC lässt es aus, da ein totes Ende keinen Strom trägt. Der 2D-Viewer zeichnet ein Via nur, wenn eine seiner Schichten angezeigt wird, ringt es in der Farbe seines Typs (durchgehend gold, blind türkis, vergraben lila, Mikrovias cyan) mit den Farben seiner beiden Endschichten am Rand und markiert ein Controlled-Depth-Via mit einem Punkt seiner Ringfarbe im Loch, seinem plattierten Boden. Der 3D-Viewer bohrt die Platinenfläche nur auf den Seiten, die ein Via erreicht, und endet seinen Barrel an seinem Durchmesser; ein Controlled-Depth-Via endet in einem plattierten Bohrpunkt, einem Kegel, der 0,6 seines Bohr-Radius tief (ein 118-Grad-Bohrer) jenseits seiner Stoppschicht ist, wo ein sequenziell gebohrtes Via flach endet; ein Backdrill zeigt sich als ein breiteres unplattiertes Loch, im Backdrill-Durchmesser, von der gebohrten Fläche bis zum Stub, wo der plattierte Barrel endet.

Eine Netzklasse kann mehrere Vias auflisten, via = ["std", "uvia-top", "uvia-bot"]. Ein Layout-[[vias]]-Eintrag und [[stitching]] verwenden das erste, es sei denn, sie benennen eines, [[fanouts]] das erste, das die Pad-Schicht erreicht, und der Router wählt bei jeder Schichtänderung das günstigste aufgeführte Via, dessen Schichten beide Enden halten (cost mal --via-cost, bei Gleichstand geht es an das Via, das weniger Schichten durchdringt), sodass mit ["std", "uvia-top"] eine Änderung von F.Cu zu In1.Cu das Mikrovias nimmt und eine Änderung zu In2.Cu das durchgehende Via. Es ändert die Schicht zweimal an einer Stelle (ein Mikrovias auf einem vergrabenen Via) nur mit stacked_microvias, sonst versetzt es sie, und nie auf oder unter einem Controlled-Depth-Via. Wenn es die Schicht zweimal an einer Stelle ändert und ein aufgeführtes Via beide Änderungen durchdringt, platziert es stattdessen dieses eine Via, wenn es sich von festem Kupfer und von Kupfer und Via-Löchern, die im selben Durchgang geroutet werden, frei hält. Ein Klassen-Via, das die Laminierung nicht bohren kann, wird ausgeschlossen; eine Klasse ohne verbleibende Vias schlägt fehl mit den Durchmessern, die die Laminierung bohrt.