シミュレーション
FDTDシミュレーション
パッドに集積ポートを持つレイアウトの GPU によるフルウェーブ FDTD 実行。S パラメータを JSON と Touchstone で出力します。
GPU（wgpu）上でのレイアウトのフルウェーブFDTD実行で、パッド上に配置されたポート間のSパラメータを出力する。agentee sim NAMEを実行すると、NAME.result.jsonとTouchstone形式のNAME.sNpがスペックの隣に書き出される; ビューアとrenderは、振幅プロットとスミスチャートを表示する。
name = "lna-rf"
layout = "lna"
cell = 0.05 # finest mesh cell in mm, default 0.05; the mesh grades out from copper edges
excite = ["IN", "AMP_OUT"] # ports to drive, one run each; default all
# region = [0, 0, 30, 20] # crop to x0, y0, x1, y1 in mm, default the board
# max_steps = 150000
# end_db = 50 # stop once the field energy is this far under its peak, as openEMS does
[frequency]
start = "100MHz"
stop = "4GHz"
points = 391
[[ports]]
name = "IN"
pad = "J1.1" # a lumped port over the whole pad, down to the next copper layer
reference = "In2.Cu" # or name the layer it returns on, e.g. past a cutout
# impedance = 50
[[models]] # C, L and R parts take their schematic value by default
ref = "D3"
capacitor = "0.23pF" # or inductor = "47nH", resistor = "1k", open = true銅は各銅層に厚さゼロのシートとしてモデル化されます（パッド、配線、めっき柱としてのビア、クリアランス付きのベタ）。誘電体は基板の層構成から取得し、損失正接を含む。境界はCPMLです。ポートと集積定数モデル以外の部品は開放です。50オームのマイクロストリップで検証済み。反射損失は-25 dB未満、挿入損失は0.2 dB未満、位相速度はKirschning-Jansen法の1.2%以内です。