基板メーカーのルール

すべての長さ: min_track_width、min_clearance、min_drill、min_via_drill、min_via_diameter、min_annular_ring (ビア、マイクロビアは min_microvia_diameter を使用)、 min_blind_via_drill、min_controlled_depth_drill、min_microvia_drill、max_microvia_drill、min_microvia_diameter、min_hole_to_hole、min_copper_to_edge、min_silk_width、min_silk_text_height、min_mask_web (0.1 mm)、max_drill、min_npth_drill、min_plated_slot_width、min_npth_slot_width、min_pth_annular_ring、min_via_hole_to_copper、min_pth_hole_to_copper、min_inner_pth_hole_to_copper、min_npth_to_copper、min_smd_pad_gap、min_hole_to_smd_pad、max_filled_via_drill、min_bga_pad、min_bga_pitch、min_part_to_edge、min_body_to_edge、flex_zone。さらに max_aspect_ratio (単純な数値、穴の深さをドリルで割ったもの)、 max_microvia_aspect_ratio (絶縁体の深さをレーザードリルで割ったもの)、 max_controlled_depth_aspect_ratio (制御深さビアの深さをドリルで割ったもの)、およびスイッチ hdi (基板メーカーがブラインド、バリー、マイクロビアとバックドリルを製造) と stacked_microvias (基板メーカーがマイクロビアをスタック)。フットプリントは、そのレイアウトが配置するすべての基板のルールに対してチェックされるため、4層基板と2層基板を持つプロジェクトでは、各フットプリントは配置されている基板のみに対してチェックされます。どのレイアウトにも配置されていないフットプリントは、各基板に対してチェックされ、最も適合する基板について報告されます。基板がない場合は generic に対してチェックされます。

基板メーカーのプリセットは、銅層数、外側銅の厚み（最初の銅層の厚みから）、仕上げをキーとする表です。そのため、4 層 1 oz の基板は 2 層 2 oz の基板より厳しい配線ルールになります。[rules] の値は表を上書きします。jlcpcb の値は https://jlcpcb.com/capabilities/pcb-capabilities に基づきます。

agenteeが意図的にページより厳しい箇所: min_copper_to_edgeは0.3 mmのまま（ページではルーティングエッジで0.2 mm、Vカットで0.4 mmを許可。ルーティングエッジは+/-0.2 mmでミリングされる）、min_hole_to_holeは0.5 mmのまま（ページではパッド穴間0.45 mm、ビア間0.2 mm）、min_hole_to_smd_pad（0.2 mm、ビア穴から配線までの数値）とmin_part_to_edge（0.5 mm）はagenteeの選択であり、ページには記載されていない。min_body_to_edge（1.0 mm）はアセンブリDFMガイドに従い、デパネリングと取り扱いのためにすべての部品を基板エッジから1 mm離す。flex_zone（5 mm）はKnowlesのMLCCフレックスクラックに関する記述に従う: ストレスゾーンは通常、PCBエッジまたは固定点から5 mm以内。

generic と jlcpcb のプリセットはスルーホールビアのみを構築します（hdi = false）。マイクロビアとブラインドビアの制限（0.1 mm レーザードリル、0.3 mm パッド、0.8:1、0.2 mm ブラインドリル）は、[rules] hdi = true を設定した場合に適用されます。hdi プリセットは、PCBWay が公開している HDI 能力表（https://www.pcbway.com/hdi-pcb.html、「HDI PCB Manufacturing Capabilities」：1+N+1 から 6+N+6 まで、0.065/0.065 mm の配線とスペース、0.15 mm の機械ドリル、4 mil のレーザードリルが標準で 0.15 mm 以下の絶縁体では最大 8 mil、0.15 mm の制御深さ PTH ドリル、14:1 のアスペクト比、4 mil のグリーンマスクブリッジ）を generic に適用したものです。IPC-2226 のビルドでは、タイプ I（マイクロビア層 1 つ、1+N+1）、タイプ II（コアにブラインドビアを含むタイプ I）、タイプ III（マイクロビア層 2 つ以上、2+N+2）に対応し、hdi-6l-1n1 と hdi-8l-2n2 の層構成を使用します。表にないルールには、理由を名前で示します。

0.1 mmレーザードリル下の0.07 mmの1080ビルドアップ層は0.7:1であり、0.8:1以内。

max_controlled_depth_aspect_ratioはすべてのプリセットで1であり、Sanminaのファブノート「Backdrilling and Blind/Buried Via Formation」（https://www.sanmina.com/pdf/solutions/bbf.pdf）から: 制御深さドリリングによるブラインドビア形成は「銅めっき浴の投与により、最大アスペクト比1:1に制限される」。公開ソースにgenericやjlcpcbの制御深さドリルは記載されていない: JLCPCBの能力ページにはレーザーブラインドビア（0.075から0.15 mm）、機械的埋め込みビア、バックドリリングは記載されているが、制御深さドリリングはない。そのため、両プリセットはthrough（hdi = false）以外のすべてのビアと同様に制御深さビアを拒否し、那里的min_controlled_depth_drillは独自の数値ではなく、ブラインドビアドリル（min_blind_via_drill、0.2 mm）であり、hdi = trueを設定したときに適用される; [rules]でファブの数値からmin_controlled_depth_drillを設定すること。hdi-6l-1n1では、0.15 mmの制御深さドリルはIn1.CuまたはIn4.Cu（深さ0.123 mm）に達し、In2.Cuには達しない。