ビアの種類

基板の[[vias]]エントリはビアタイプです。穴、パッド、跨ぐ銅層、およびKiCad、Altium、HDI基板メーカーが使用する名称での製造方法を含みます。

[[vias]]
name = "uvia-top"
type = "microvia"              # laser drilled, one dielectric: F.Cu to In1.Cu
from = "F.Cu"
to = "In1.Cu"
drill = "0.1mm"
diameter = "0.25mm"
fill = "filled_capped"         # copper filled and capped, for via-in-pad
# stacked = true               # a stack of microvias, one per dielectric from..to
# skip = true                  # one laser hole over two dielectrics

[[vias]]
name = "core"
type = "buried"                # inner to inner, drilled in a laminated sub-stack
from = "In1.Cu"
to = "In4.Cu"
drill = "0.2mm"
diameter = "0.45mm"

[[vias]]
name = "bd"                    # a through via backdrilled from the bottom
drill = "0.3mm"
diameter = "0.6mm"
backdrill = { from = "B.Cu", to = "In2.Cu", max_stub = "0.2mm" }
# backdrill.diameter defaults to the drill + 0.2 mm

typeがない場合、スパンで決定します。最初の層から最後の層までがthrough、外層端が1つがblind、内層端が2つがburiedです。チェックはタイプをスパン（ブラインドビアは外層にちょうど1つ接し、バリアードビアは接さない）と基板メーカーに照らして検証します：

• through以外のすべてのタイプ、およびすべてのバックドリルにはシーケンシャルラミネーションが必要です。genericプリセットとjlcpcbプリセットはスルービアのみを製造し、そのようなビアをエラーとして報告します。hdiプリセットまたは[rules] hdi = trueが許可します。
• スパンとドリル種類はラミネーションのドリル工程と一致する必要があります（ラミネーションを参照）。エラーにはドリルするスパンが列挙されます。drill_kindはマイクロビアの場合デフォルトでlaser、それ以外でmechanicalです。マイクロビアは常にレーザードリルであり、レーザードリルのビアはマイクロビアです。
• 制御深度ビア（drill_kind = "controlled_depth"）は、最後のプレス後に外層から機械的にドリルし、深度で内層に停止するブラインドビアです。ドリルはmin_controlled_depth_drill（およびmin_via_drill）以上、深度（外層銅からターゲット銅まで）に対するドリル径の比はmax_controlled_depth_aspect_ratio以下、上下に積層できません。ドリルは深度でプレーンパッドに停止するため、stacked-viaはその位置のビアを報告します。基板メーカーには独自のドリルファイルdrill-FROM-TO-controlled-depth.drlで渡され、同じスパンのシーケンシャルドリルビアのdrill-FROM-TO.drlとは別に、基板メーカーの注記では各ビアタイプをドリルファイル名で示し、制御深度のものはその側から制御深度でドリルしたものと記載します。
• マイクロビアはstacked（単一マイクロビアの積層。[rules] stacked_microvias = trueと下部の銅充填マイクロビアが必要）またはskip（誘電体2枚に1つのレーザー穴）でない限り、誘電体1枚を跨ぎます。ドリルはmin_microvia_drillとmax_microvia_drillの間、パッドはmin_microvia_diameter以上、ドリルに対する深度は積層の各誘電体についてmax_microvia_aspect_ratio以下です。IPC-T-50はマイクロビアをアスペクト比1:1以下、深度0.25 mm以下のブラインド構造と定義しています。それより深い場合は警告です。
• ブラインドビアとバリアードビアは、少なくともmin_blind_via_drill（およびmin_via_drill）でドリルされます。
• バックドリルは、ビアが到達する外層からfromで開始し、スパンの内部に厳密に位置するtoの層で停止します。この層は接続を維持します。その結果、ビアの銅は遠端からtoまでしか存在せず、残るスタブは最大max_stub（デフォルト0.25 mm）です。マイクロビアとバリアードビアはバックドリルできません。

fillはIPC-4761のビア保護タイプです：tented（I）、tented_covered（II）、plugged（III）、plugged_covered（IV）、filled（V）、filled_covered（VI）、filled_capped（VII）。パッド内ビアにはタイプVIIが必要です。他のフィルを指定するタイプのパッド内のビアはvia-in-pad-fillエラーとなり、fillのないパッド内のビアは、従来通りフィルとキャップを行うものとして製造メモにリストアップされます。

ビアは、スパンする銅層（バックドリル後は残った層）のみを占有します。ビアを配置したり読み取ったりするすべての処理はこれに従います。接続性、ショートとクリアランス、ベタ（ビアが到達しない層のベタはアンチパッドを確保しない）、ステッチング（ビアの層）、ファンアウト（パッドの層に到達する最初のクラスのビア）、未配線と浮き端のチェック、インターフェースビアのスタブ（ブラインドビアは端層以降にスタブを持たず、バックドリルされたビアはmax_stubを維持）、hole-to-copperとaspect-ratio（ホールのスパン全体で）、hole-to-hole（絶縁体を共有するホールのスパンのみ）、stacked-via（同じ絶縁体を貫通する1箇所の2つのビアは2回ドリルされますが、1層で合流するビア（バリアードビア上のマイクロビア、またはマイクロビアのスタック）はスタックビアであり、stacked_microviasがある場合のみ許可され、ビルド順序に従います。1層で合流する2つのビアのうち、基板表面に近い方が上になり、下のビアは同じまたは以前のラミネーション工程でドリルする必要があります（バリアードビア上のマイクロビアには、バリアードビアの工程が先に来ます）。表面からの距離が同じ2つのビアは、どちらの順序でもスタックできます。シルクテキストは、その面に穴が開くビアのみを避けます。そのため、ラベル下のバリアードビアは問題ありません。DC、熱、FDTDモデルは、ビアの最初と最後の層の間のバレルのみを実行します。バックドリルされたビアはスタブを維持し、停止層からドリル側に向かってmax_stubのバレルを残します（次の層の手前まで）。FDTDは最寄りのメッシュプレーンまで金属としてメッシュ化し、熱は銅として沿って伝導し、残りの絶縁体はFR-4として伝導し、DCはデッドエンドに電流が流れないため除外します。2Dビューアは、その層が表示されている場合のみビアを描画し、タイプの色（スルーはゴールド、ブラインドはティール、バリアードはラベンダー、マイクロビアはシアン）でリングを描き、両端層の色をリムに表示します。制御深度ビアは、穴の底にリング色のドット（メッキされた底）でマークします。3Dビューアは、ビアが到達する面のみをドリルし、スパンでバレルを終了します。制御深度ビアはメッキされたドリルポイント（停止層を0.6ドリル半径分（118度ドリル）超えた円錐）で終了し、シーケンシャルドリルされたビアは平らに終了します。バックドリルは、ドリル面からスタブ（メッキされたバレルの終了点）まで、バックドリル径の広い非メッキ穴として表示されます。

ネットクラスは複数のビアをリストできます。via = ["std", "uvia-top", "uvia-bot"]。レイアウトの[[vias]]エントリと[[stitching]]は、名前が指定されない限り最初のものを使用し、[[fanouts]]はパッドの層に到達する最初のものを使用します。ルーティングは、各層変更時に、両端の層を保持するリストされた最安のビア（costに--via-costを掛けた値、同点の場合はスパンする層が少ないビア）を選択します。したがって["std", "uvia-top"]の場合、F.CuからIn1.Cuへの変更ではマイクロビアを、In2.Cuへの変更ではスルービアを使用します。1箇所で2回層を変更する（バリアードビア上のマイクロビア）のはstacked_microviasがある場合のみで、それ以外はスタガードにし、制御深度ビアの上や下では行いません。1箇所で2回層を変更し、リストされたビアが両方の層変更をスパンする場合、固定された銅および同じパスでルーティングされた銅とビアの穴を避ける限り、代わりにその1つのビアを配置します。ラミネーションでドリルできないクラスのビアは除外されます。残りがゼロのクラスは、ラミネーションがドリルするスパンとともに失敗します。