電源配分ネットワーク - agentee リファレンス

シンク、デカップ、VRM による電源レールのインピーダンスを目標値に対して評価し、修正すべきアンチレゾナンスを示します。

電源レールのインピーダンスは、FDTDシミュレーションがレールの電源ピン、デカップコンデンサパッド、VRMに付けるポートから得られます。ボードシミュレーションのすべてのポートは駆動されなければならず、シンク、デカップ、またはVRMでなければなりません。レールのインピーダンスは50オームよりはるかに低く、50オーム基準からのS11変換では精度が失われるため、ポートは低いimpedance(0.5から1オーム)を持つべきです。シミュレーション自身のバンドより低い周波数では、ボードはS行列の最初の点での直流抵抗をLに足した形で外挿されます。

name = "vcc-pdn"
kind = "pdn"
board = "rail"                 # the FDTD sim with the rail's ports
sinks = ["U1_VCC"]             # the load pins, left open like current sources
target = { voltage = "5V", ripple = 1.0, transient = "50mA" }   # or impedance = "20mohm"

[[decaps]]
port = "C3"
ref = "C3"
file = "models/grm155r61a105ke15.s2p"   # a measured one-port, series or shunt fixture
mount = "series"

[[decaps]]
port = "C4"
c = "1uF"
esl = "0.4nH"
esr = "15mohm"

[[vrm]]
port = "VRM"
r = "2mohm"
l = "20nH"

[frequency]                    # the sweep to report over
start = "100kHz"
stop = "1GHz"
points = 200

ビューアは、|Z|をシンクごとに目標値に対して対数対数プロットで描画します。読み取り値は、ピークインピーダンスと目標値との比較、および最大のアンチレゾナンス(デカップコンデンサを動かすか、値を変えるべき場所)を示します。1つのVRMと1つのデカップコンデンサを持つ理想的なジャンクションでは、結果はZ_VRM || Z_decapと機械精度まで一致します。