ビューアでの編集

agentee viewの2Dレイアウトページでは、レイアウトを手動で編集できます。編集はsave（ctrl+S）で.pcb.tomlに書き込まれるまでウィンドウ内に保持されます。書き込みはCLIと同じ、コメントと順序を保持するライターで行われます。revertで破棄します。すべての編集はcheckと同様にバックグラウンドでチェックされるため、診断パネルとネットテーブルも追従します。ヘッダーには未保存のレイアウト数が表示されます。未保存の編集がある状態でファイルがディスク上で変更された場合、自分の編集を保持するかファイルをロードするかを尋ねられます。未保存の編集がある状態でウィンドウを閉じると、先に確認されます。

移動はツールバーで選択したグリッドにスナップします。新しい配線はクラス幅を使用します(widthキーなし)。プロパティパネルでは、配線のネット、層、独自の幅、ビアの位置、ネット、タイプ、部品的位置、回転、面、lockedを設定できます。選択したラッツネストの線は、1つの接続として、またはそのネット全体として、agentee routeと同じルールで自動ルーティングに渡せます。[[fanouts]]または[[stitching]]ルールで配置されたビア、またはcount行の要素は、移動、変更、削除するとそのルールから外されます。ルールにはその位置にskip_atエントリが追加され、そのビアは独自の[[vias]]として書き出されます。

ツールバーのresetは、チェックしたものをクリアします。ルーティング(配線、ビア、エンジンの計画セクション)、[[fanouts]]と[[stitching]]ルール、保存されたフィルを含むベタ、シルクラベルの位置です。また、ロックされていないすべての部品を配置ツール(agentee place、シード付き)で再配置できます。他の編集と同様に、保存するまで未保存のままです。レイアウトタブのnew layoutは、名前、基板、回路図を尋ね、プロジェクトの隣にNAME.pcb.tomlを書き出します。チェックを外さない限り、最初にすべての部品を配置ツールで配置します。新しいファイルは、回路図の各グランドネットに対してすべての銅層にベタを持ち、回路図にRFネットがある場合、クラスにcoplanar_gapがあるRF配線に沿ってフェンス付きの、2.5 mm間隔のグランドビアの[[stitching]]グリッドを持ちます。エンジンカードのtie plane padsは、ウィンドウのレイアウトにagentee tieを実行し、プレーネットの選択したラッツネストの線は、ルーティング前にtie pads to the planeを提示します。

layout engine カードは、agentee layout のステージ（docs/layout-engine-2.md を参照）を、未保存の編集を含めてウィンドウ上の現在のレイアウトに対して実行します。run は from..to のステージを実行し、run X only は 1 つだけ再実行し、stop は実行中のステージが終わった時点で実行を終えます。実行中は編集が一時停止します。結果はほかの編集と同じく未保存のままウィンドウに反映され、1 回の取り消しで元に戻せます。各ステージの時間とスコア、最も重みの大きいスコア項目も表示されます。phases to run と settings はレイアウトに [engine] を書き込み（phases、rounds、place_rounds、[engine.place] seed、[engine.access] via_in_pad、[engine.global]、[engine.detail]）、default は設定を削除して既定値に戻します。16 個以上のパッドを持つ部品を選択すると pinswap が使えます。これは agentee pinswap と同様に I/O の入れ替えを探索し、write to the schematic で回路図ファイルに書き込みます。

一般的な部品は、モデルを読み込まずにフットプリントから描画されます。チップ抵抗、コンデンサ、インダクタ、LED、ダイオード(名前にMetricサイズを含むもの)、垂直ピンヘッダーとソケット、SOIC、SOT、QFP、QFN、DFN、SON、TSLP、BGAパッケージ、水晶振動子と発振器、エッジマウントSMAコネクタ、シールドフレーム(名前にShieldを含むもの)です。シールドフレームはカバーなしで描画されます。本体はF.Fabのアウトラインで、高さはheight、名前の_h1.25mm、またはパッケージファミリーから取得されます。リードは本体の外側にあるパッド上に配置されます。マウンティングホール、フィジューシャル、パッドテストポイント、ソルダージャンパ、Tag-Connectフットプリントには本体がありません。プロジェクト内のモデルファイル(3dmodels/またはそれに対する相対パス)は、生成された部品よりも優先されます。agentee modelsは生成されたものをスキップします。

モデルは STEP または VRML で、KiCad と同じ方法で配置されます（model_offset、model_rotate、model_scale）。モデルのパスは指定されたまま、次に KICAD9_3DMODEL_DIR などの環境変数、プロジェクト内の 3dmodels/、~/.cache/agentee/3dmodels、/usr/share/kicad/3dmodels の順で検索されます。拡張子は .step、.stp、.wrl を試し、gzip 圧縮の有無も確認します。モデルは STEP または VRML ファイルへの https:// URL でも指定でき、ベンダーのモデルをリポジトリにチェックインする必要はありません。URL は一度だけ ~/.cache/agentee/3dmodels/url/ にダウンロードされ、プロジェクト独自のモデルとして扱われるため、生成部品より優先されます。ファイルが変わらないよう、URL はコミットやリリースに固定してください。ディスク上にない KiCad ライブラリのモデルは、kicad-packages3D リポジトリからキャッシュにダウンロードされます。agentee models（MCP の models）はすべてを取得し、見つかったものを報告します。ビューアはバックグラウンドで取得します。モデルのない部品は、基板メーカーの外形に height の高さの箱を重ねて表示します。高さがない場合は、フットプリント名から推定します。STEP ファイルは truck でメッシュ化され、スタイル付きアイテムの色とアセンブリ配置が適用されます。エッジは各サーフェスクリーブの 3D カーブを使用し、pcurves は使用しません。クランプされていない B スプライン曲線や曲面は、有効なノット範囲に切り取られます。それでも有限な点に評価できないエッジ曲線は直線としてメッシュ化され、曲面が有限な点に評価できない面は除外されます。

agentee export pcb:NAME -o NAME.step(MCP export)は、エンクロージャCAD用にレイアウトを1つのSTEPアセンブリ(AP214)として書き出します。基板は、パッド穴、スロット、基板カットアウトを含む層構成の厚さのソリッドです。ビアは除外されます。各部品は参照名で命名されたインスタンスです。STEPモデルはベンダーが書いた通り、ソリッド、色、サブアセンブリを保持したまま読み込まれ、使用される部品数に関係なく一度だけ書き出されます。VRMLモデルと生成された本体はファセット化されたサーフェスとして読み込まれ、モデルのない部品はファブアウトライン上の箱として読み込まれます。フレームはレイアウトのものです。Y軸が上向きで、基板の下面がz = 0です。そのため、上面の部品は基板の厚さから始まります。レポートには、使用されたSTEPファイル、ファセット化された部品数、箱として描画された部品、見つからなかったモデルがリストされます。

パッドは回路図からネットを取得します(パッド番号 = ピン番号)。ベタは他のすべてのネットおよび基板の縁までのクリアランスで充填され、どこにも到達しない島は削除されます。チェックは、未配線の接続(ラッツネスト付き)、ショート、クリアランス違反、ネットクラスより狭い配線またはインピーダンス幅から外れた配線、縁付近の銅、コートヤードの重複、未配置の部品、どこにも接続していない配線の端、他のテキストと重なるシルクテキスト、シルクの輪郭をまたぐシルクテキスト、パッド上に置かれたシルクテキスト、基板からはみ出すシルクテキストを報告します。コートヤードは F.CrtYd / B.CrtYd に描かれる閉じた輪郭で、部品とともに配置されます(下面部品のランドは反対側になります)。同じ側でコートヤードが重なる2つの部品はエラーです。また、どちらかの側のコートヤードが他の部品のNPTH穴や MountingHole* フットプリントのコートヤード(輪郭がない場合はパッドの輪郭)と重なることもエラーです。名前が衝突する場合は、種別を付けて項目を指定します: agentee render pcb:lna、sch:lna、board:lna。