Simulazione
Simulazione FDTD
Una simulazione FDTD a onde complete di un layout sulla GPU con porte concentrate sulle piazzole, che fornisce parametri S in JSON e Touchstone.
Una simulazione FDTD a onda completa di un layout sulla GPU (wgpu), che fornisce parametri S tra porte posizionate su piazzole. agentee sim NAME la esegue e scrive NAME.result.json e un Touchstone NAME.sNp accanto alla specifica; il visualizzatore e render mostrano poi il grafico dell'ampiezza e un diagramma di Smith.
name = "lna-rf"
layout = "lna"
cell = 0.05 # finest mesh cell in mm, default 0.05; the mesh grades out from copper edges
excite = ["IN", "AMP_OUT"] # ports to drive, one run each; default all
# region = [0, 0, 30, 20] # crop to x0, y0, x1, y1 in mm, default the board
# max_steps = 150000
# end_db = 50 # stop once the field energy is this far under its peak, as openEMS does
[frequency]
start = "100MHz"
stop = "4GHz"
points = 391
[[ports]]
name = "IN"
pad = "J1.1" # a lumped port over the whole pad, down to the next copper layer
reference = "In2.Cu" # or name the layer it returns on, e.g. past a cutout
# impedance = 50
[[models]] # C, L and R parts take their schematic value by default
ref = "D3"
capacitor = "0.23pF" # or inductor = "47nH", resistor = "1k", open = trueIl rame è modellato come fogli di spessore nullo su ogni layer di rame (piazzole, piste, vie come colonne placcate, aree di rame con i relativi margini), i dielettrici provengono dallo stackup della scheda con la loro tangente di perdita, e i confini sono CPML. Le parti diverse dai porti e dai modelli liscivi sono aperte. Validato su una microstrip da 50 ohm: perdita di ritorno sotto -25 dB, perdita di inserzione sotto 0,2 dB, e velocità di fase entro il 1,2% di Kirschning-Jansen.