agentee

Scheda

Regole del produttore

Ogni chiave delle regole del produttore, e i valori dei preset generico, jlcpcb e hdi con la riga della pagina delle capacità del produttore da cui provengono.

Tutte le lunghezze: min_track_width, min_clearance, min_drill, min_via_drill, min_via_diameter, min_annular_ring (via, le microvia usano min_microvia_diameter), min_blind_via_drill, min_controlled_depth_drill, min_microvia_drill, max_microvia_drill, min_microvia_diameter, min_hole_to_hole, min_copper_to_edge, min_silk_width, min_silk_text_height, min_mask_web (0.1 mm), max_drill, min_npth_drill, min_plated_slot_width, min_npth_slot_width, min_pth_annular_ring, min_via_hole_to_copper, min_pth_hole_to_copper, min_inner_pth_hole_to_copper, min_npth_to_copper, min_smd_pad_gap, min_hole_to_smd_pad, max_filled_via_drill, min_bga_pad, min_bga_pitch, min_part_to_edge, min_body_to_edge, flex_zone; più max_aspect_ratio, un numero semplice (profondità del foro su foratura), max_microvia_aspect_ratio (profondità del dielettrico su foratura laser), max_controlled_depth_aspect_ratio (profondità su foratura di una via a profondità controllata), e gli interruttori hdi (il produttore costruisce via cieche, sepolte e microvia e backdrill) e stacked_microvias (il produttore impila microvia). I footprint vengono verificati rispetto alle regole di ogni scheda il cui layout li posiziona, quindi un progetto con una scheda a 4 layer e una a 2 layer tiene ogni footprint solo alle schede su cui si trova. Un footprint che nessun layout posiziona viene verificato rispetto a ogni scheda e riportato per quella che gli si adatta meglio; senza scheda, rispetto a generic.

Il preset del produttore è una tabella indicizzata dal numero di strati di rame, dal peso del rame esterno (dallo spessore del primo strato di rame) e dalla finitura, in modo che una scheda a 4 strati da 1 oz abbia regole di pista più strette di una a 2 strati da 2 oz. Qualsiasi valore in [rules] sovrascrive la tabella. I valori di jlcpcb provengono da https://jlcpcb.com/capabilities/pcb-capabilities:

regola1 strato2 strati4+ stratiriga di origine
min_track_width, min_clearance, 1 oz0.100.100.09larghezza e spaziatura min. pista (1 oz)
idem, 2 oz0.160.160.15larghezza e spaziatura min. pista (2 oz)
idem, 2.5 / 3.5 / 4.5 oz0.2 / 0.25 / 0.32 strati, rame pesante
min_drill, min_via_drill0.30.150.15diametro foratura, dimensione min. foro via
min_via_diameter0.50.250.25diametro min. via
min_annular_ring (via)0.050.050.05diametro via 0.1 mm oltre il foro
min_pth_annular_ring, 1 oz0.180.180.15anello annulare PTH, minimo assoluto
idem, 2 oz0.2540.2540.254anello annulare PTH, 2 oz
max_drill6.36.36.3diametro foratura, fori più grandi fresati
min_npth_drill0.50.50.5fori non placcati, min.
min_plated_slot_width0.50.50.35larghezza min. slot placcato, slot lungo almeno 2 larghezze
min_npth_slot_width1.01.01.0slot non placcati, min.
min_via_hole_to_copper0.20.20.2foro via a pista, foro via strato interno a rame
min_pth_hole_to_copper0.280.280.28PTH a pista
min_inner_pth_hole_to_copper0.3foro piazzola PTH strato interno a rame
min_npth_to_copper0.20.20.2NPTH a pista
min_smd_pad_gap0.150.150.15spaziatura piazzola SMD a piazzola SMD, net diversi
max_filled_via_drill0.550.550.55via-in-pad con riempimento in epossidico o rame, 0.15 a 0.55 mm
min_bga_pad0.25 (0.2 ENIG)piazzola BGA, 0.2 a 0.25 mm richiede ENIG
min_bga_pitch0.30.30.3capacità PCBA, standard: 0.3 mm centro a centro BGA
min_silk_width, min_silk_text_height0.15, 1.0larghezza linea serigrafia, altezza testo
max_aspect_ratio10.710.710.7il foro da 0.15 mm su una scheda da 1.6 mm

Dove agentee è più restrittivo della pagina, volutamente: min_copper_to_edge resta 0.3 mm (la pagina consente 0.2 mm su un bordo fresato, che viene fresato a +/-0.2 mm, e 0.4 mm su un V-cut), min_hole_to_hole resta 0.5 mm (la pagina indica 0.45 mm tra fori di piazzola e 0.2 mm tra vie), e min_hole_to_smd_pad (0.2 mm, il valore foro via a pista) e min_part_to_edge (0.5 mm) sono scelte di agentee, non presenti nella pagina. min_body_to_edge (1.0 mm) segue le guide DFM di assemblaggio, che tengono ogni componente a 1 mm dal bordo della scheda per il depaneling e la manipolazione. flex_zone (5 mm) segue Knowles sulla flessione degli MLCC: la zona di sollecitazione è tipicamente entro 5 mm dal bordo della scheda o dai punti di fissaggio.

I preset generic e jlcpcb costruiscono solo vie passanti (hdi = false); i loro limiti per microvia e via cieca (foro laser 0,1 mm, piazzola 0,3 mm, rapporto 0,8:1, foro cieco 0,2 mm) si applicano una volta impostato [rules] hdi = true. Il preset hdi è generic con la tabella di capacità HDI pubblicata da PCBWay (https://www.pcbway.com/hdi-pcb.html, "HDI PCB Manufacturing Capabilities": costruisce da 1+N+1 a 6+N+6, traccia e spazio 0,065/0,065 mm, foro meccanico 0,15 mm, foro laser standard 4 mil e massimo 8 mil su un dielettrico di 0,15 mm o meno, foro PTH a profondità controllata 0,15 mm, rapporto d'aspetto 14:1, ponte di solder mask verde 4 mil), per le costruzioni IPC-2226: tipo I (uno strato di microvia, 1+N+1), tipo II (tipo I con vie sepolte nel core) e tipo III (due o più strati di microvia, 2+N+2), sugli stackup hdi-6l-1n1 e hdi-8l-2n2. Le regole non fornite dalla tabella mantengono una ragione nominata:

regolahdiorigine
hdi, stacked_microviastruePCBWay costruisce 1+N+1 a 6+N+6 per laminazione sequenziale; le microvia impilate sono riempite in rame
min_microvia_drill, max_microvia_drill0.1, 0.2PCBWay foratura laser min 4 mil standard, foratura laser max 8 mil
min_via_drill, min_drill, min_blind_via_drill0.15PCBWay foratura meccanica min 0.15 mm, foratura PTH a profondità controllata min 0.15 mm
min_controlled_depth_drill0.15PCBWay "Min. controlled depth drilling, PTH: 0.15mm"
min_track_width, min_clearance0.065PCBWay traccia/spaziatura min 0.065 mm
max_aspect_ratio14PCBWay max 14:1
min_mask_web0.1PCBWay ponte di mask verde 4 mil (il valore di generic)
min_microvia_diameter0.25non nella tabella: piazzola di cattura, anello 0.075 mm sul foro da 0.1 mm
max_microvia_aspect_ratio0.8non nella tabella: sotto il 1:1 di IPC-T-50, spazio per la placcatura di riempimento; la foratura da 8 mil di PCBWay su 0.15 mm è 0.75:1
min_via_diameter, min_annular_ring0.35, 0.1non nella tabella: anello 0.1 mm sul foro da 0.15 mm
min_hole_to_hole, min_via_hole_to_copper0.25, 0.15non nella tabella
min_bga_pad, min_bga_pitch0.2, 0.4non nella tabella

Uno strato di costruzione da 0.07 mm sotto una foratura laser da 0.1 mm è 0.7:1, entro il 0.8:1.

max_controlled_depth_aspect_ratio è 1 in ogni preset, dalla nota di produzione di Sanmina "Backdrilling and Blind/Buried Via Formation" (https://www.sanmina.com/pdf/solutions/bbf.pdf): la formazione di vie cieche per foratura a profondità controllata "è limitata dal getto delle vasche di placcatura in rame a un rapporto d'aspetto massimo di 1:1". Nessuna fonte pubblicata indica una foratura a profondità controllata per generic o jlcpcb: la pagina di capacità di JLCPCB elenca vie cieche laser (0.075 a 0.15 mm), vie sepolte meccaniche e backdrilling ma non foratura a profondità controllata. Quindi entrambi i preset rifiutano una via a profondità controllata come qualsiasi altra via ma through (hdi = false), e min_controlled_depth_drill lì non è un numero proprio ma la foratura via cieca (min_blind_via_drill, 0.2 mm), applicata una volta hdi = true; imposta min_controlled_depth_drill in [rules] dal valore del tuo produttore. Su hdi-6l-1n1 una foratura a profondità controllata da 0.15 mm raggiunge In1.Cu o In4.Cu (profondità 0.123 mm), non In2.Cu.

docs/format.md · Markdown per agenti