Schemat i projekt PCB
Rozmiar płytki
agentee fit: najmniejsza prostokątna płytka, na którą mieści się projekt PCB, testowana przy wielu proporcjach boków i sprawdzana globalnym routerem.
agentee fit NAME [--strategy tight|balanced|spread] [--aspect 1.5 ...] [--width MM] [--height MM] [--verify N] [--write] (MCP fit) znajduje najmniejszą prostokątną płytkę, na którą mieści się projekt PCB. Ładuje projekt PCB raz i próbuje konturów w pamięci, dziesiątki do setek na sekundę: bieżące rozmieszczenie skalowane do nowego rozmiaru (obrócone o ćwierć obrotu, gdy nowa płytka jest w innym kierunku), otwory montażowe zachowane w rogach, złącza krawędziowe zachowane na swojej krawędzi i przesuwane wzdłuż niej, aż będą wolne, a następnie każdy inny element jest legalizowany z odstępem strategii między elementami (0,1, 0,2 lub 0,4 mm). Rozmiar pasuje, gdy każdy element znajdzie miejsce, a zapotrzebowanie na routing (pół obwodu każdej sieci rozłożone na jej ramce ograniczającej na kafelkach 1 mm) w najgorętszej dwudziestce płytki pozostaje poniżej 90%, 70% lub 50% tego, co warstwy sygnałowe utrzymują przy ścieżce i odstępie klasy Default. Każdy stosunek boków (bieżący i 13 od 0,42 do 2,38 domyślnie, lub powtórzone --aspect) jest przeszukiwany osobno; --width lub --height utrzymuje jedną stronę. Najmniejsze rozmiary przechodzą następnie przez etap dostępu i globalny router, --verify z nich (domyślnie 3, 0 pomija ten etap), a najmniejszy, który nie ma więcej utknętych padów niż bieżąca płytka i ma globalne przepełnienie poniżej 3%, 1% lub 0,2% długości przewodów, wygrywa. Tabela podaje najmniejszy pasujący rozmiar dla każdego stosunku boków i to, co zatrzymało kolejny mniejszy rozmiar. --write ustawia [outline] size w pliku płytki, zapisuje rozmieszczenie z wyczyszczonym routingiem i ustala etykiety; uruchom agentee layout NAME po nim. Najpierw rozmieść projekt PCB, ponieważ przeszukiwanie zaczyna się od układu, który ma; teksty płytki i grafika pozostają na swoich miejscach.