agentee

原理图与 PCB 布局

电路板尺寸

agentee fit:布局能容纳的最小矩形电路板,尝试多种宽高比,并使用全局布线器进行检查。

agentee fit NAME [--strategy tight|balanced|spread] [--aspect 1.5 ...] [--width MM] [--height MM] [--verify N] [--write](MCP fit)找到布局能容纳的最小矩形电路板。它加载一次布局并在内存中尝试轮廓,每秒数十到数百次:当前放置按比例缩放到新尺寸(当新电路板方向相反时旋转四分之一圈),安装孔保持在角落,边缘连接器保持在边缘并沿其滑动直到清空,然后使用策略的部件间距(0.1、0.2 或 0.4 mm)使所有其他部件合法化。当每个部件都找到位置,且布线需求(每个网络的半周长分布在其边界框的 1 mm 瓦片上)在电路板最繁忙的二十分之一内保持在信号层在 Default 网络类走线和间距下容量的 90%、70% 或 50% 以下时,尺寸即适配。每个纵横比(当前值以及默认从 0.42 到 2.38 的 13 个值,或重复的 --aspect)单独搜索;--width 或 --height 固定一侧。最小尺寸随后通过访问阶段和全局路由器,--verify 个(默认 3,0 跳过),且卡住的焊盘不超过当前电路板且全局溢出低于其线长的 3%、1% 或 0.2% 的最小尺寸获胜。表格给出每个纵横比的最小适配尺寸以及阻止下一个更小尺寸的原因。--write 在电路板文件中设置 [outline] size,写入清除布线的放置,并确定标签;之后运行 agentee layout NAME。先放置布局,因为搜索从其排列开始;电路板文本和图形保持原位。

docs/format.md · 面向智能体的 Markdown