板厂规则 - agentee 参考

每个板厂规则键，以及通用、jlcpcb 和 hdi 预设的值，并标注每个值来自板厂能力页面的哪一行。

所有长度：min_track_width、min_clearance、min_drill、min_via_drill、min_via_diameter、min_annular_ring（过孔，微孔使用 min_microvia_diameter）、min_blind_via_drill、min_controlled_depth_drill、min_microvia_drill、max_microvia_drill、min_microvia_diameter、min_hole_to_hole、min_copper_to_edge、min_silk_width、min_silk_text_height、min_mask_web（0.1 毫米）、max_drill、min_npth_drill、min_plated_slot_width、min_npth_slot_width、min_pth_annular_ring、min_via_hole_to_copper、min_pth_hole_to_copper、min_inner_pth_hole_to_copper、min_npth_to_copper、min_smd_pad_gap、min_hole_to_smd_pad、max_filled_via_drill、min_bga_pad、min_bga_pitch、min_part_to_edge、min_body_to_edge、flex_zone；加上 max_aspect_ratio（普通数字，孔深除以钻孔直径）、max_microvia_aspect_ratio（介质深度除以激光钻孔直径）、max_controlled_depth_aspect_ratio（控深过孔的深度除以钻孔直径），以及开关 hdi（板厂制造盲孔、埋孔、微孔和背钻）和 stacked_microvias（板厂堆叠微孔）。封装根据放置其 PCB 布局的所有电路板的规则进行检查，因此包含 4 层和 2 层电路板的项目仅将每个封装与其所在的电路板进行比较。未由任何 PCB 布局放置的封装与每个电路板进行比较，并报告最适合的一个；若无电路板，则与 generic 比较。

板厂预设是一个表格，以铜层数、外层铜厚（取自第一层铜的厚度）和表面处理为键。因此，4 层 1 oz 电路板的走线规则比 2 层 2 oz 的更严格。[rules] 中的任何值都会覆盖该表格。jlcpcb 的值来自 https://jlcpcb.com/capabilities/pcb-capabilities：

规则	1 层	2 层	4 层及以上	来源行
`min_track_width`、`min_clearance`，1 oz	0.10	0.10	0.09	最小走线宽度和间距（1 oz）
同上，2 oz	0.16	0.16	0.15	最小走线宽度和间距（2 oz）
同上，2.5 / 3.5 / 4.5 oz		0.2 / 0.25 / 0.3		2 层厚铜
`min_drill`、`min_via_drill`	0.3	0.15	0.15	钻孔直径，最小过孔孔径
`min_via_diameter`	0.5	0.25	0.25	最小过孔直径
`min_annular_ring`（过孔）	0.05	0.05	0.05	过孔直径比孔径大 0.1 mm
`min_pth_annular_ring`，1 oz	0.18	0.18	0.15	PTH 环宽，绝对最小值
同上，2 oz	0.254	0.254	0.254	PTH 环宽，2 oz
`max_drill`	6.3	6.3	6.3	钻孔直径，更大的孔通过铣槽实现
`min_npth_drill`	0.5	0.5	0.5	最小非镀通孔
`min_plated_slot_width`	0.5	0.5	0.35	最小镀通槽宽，槽长至少为槽宽的 2 倍
`min_npth_slot_width`	1.0	1.0	1.0	最小非镀通槽
`min_via_hole_to_copper`	0.2	0.2	0.2	过孔孔到走线，内层过孔孔到铜
`min_pth_hole_to_copper`	0.28	0.28	0.28	PTH 到走线
`min_inner_pth_hole_to_copper`			0.3	内层 PTH 焊盘孔到铜
`min_npth_to_copper`	0.2	0.2	0.2	NPTH 到走线
`min_smd_pad_gap`	0.15	0.15	0.15	SMD 焊盘到焊盘间距，不同网络
`max_filled_via_drill`	0.55	0.55	0.55	焊盘内过孔的环氧树脂或铜填充，0.15 至 0.55 mm
`min_bga_pad`	0.25（0.2 ENIG）			BGA 焊盘，0.2 至 0.25 mm 需要 ENIG
`min_bga_pitch`	0.3	0.3	0.3	PCBA 能力，标准：0.3 mm BGA 中心距
`min_silk_width`、`min_silk_text_height`	0.15，1.0			丝印线宽，文字高度
`max_aspect_ratio`	10.7	10.7	10.7	1.6 mm 厚电路板上 0.15 mm 的钻孔

agentee 有意比该页面更严格的地方：min_copper_to_edge 保持 0.3 mm（该页面允许铣边为 0.2 mm，铣削公差为 +/-0.2 mm，V 形槽为 0.4 mm），min_hole_to_hole 保持 0.5 mm（该页面给出焊盘孔之间为 0.45 mm，过孔之间为 0.2 mm），min_hole_to_smd_pad（0.2 mm，即过孔孔到走线的数值）和 min_part_to_edge（0.5 mm）是 agentee 的选择，不在该页面上。min_body_to_edge（1.0 mm）遵循组装 DFM 指南，该指南要求所有元件距离电路板边缘 1 mm，以便分板和搬运。flex_zone（5 mm）遵循 Knowles 关于 MLCC 弯曲开裂的说法：应力区通常在 PCB 边缘或固定点 5 mm 范围内。

generic 和 jlcpcb 预设仅构建通孔（hdi = false）；其微孔和盲孔限制（0.1 mm 激光钻孔、0.3 mm 焊盘、0.8:1、0.2 mm 盲孔钻孔）在设置 [rules] hdi = true 后生效。hdi 预设是 generic 加上 PCBWay 发布的 HDI 能力表（https://www.pcbway.com/hdi-pcb.html，“HDI PCB Manufacturing Capabilities”：构建 1+N+1 至 6+N+6，0.065/0.065 mm 线宽和线距，0.15 mm 机械钻孔，4 mil 激光钻孔标准，介电层厚度 0.15 mm 或更薄时最大 8 mil，0.15 mm 控深通孔钻孔，14:1 长宽比，4 mil 绿油桥），用于 IPC-2226 构建：I 型（一层微孔，1+N+1）、II 型（I 型加核心层埋孔）和 III 型（两层或更多微孔，2+N+2），对应 hdi-6l-1n1 和 hdi-8l-2n2 叠层。表格未给出的规则保留命名原因：

规则	`hdi`	来源
`hdi`、`stacked_microvias`	true	PCBWay 通过顺序层压构建 1+N+1 至 6+N+6；堆叠微孔采用铜填充
`min_microvia_drill`、`max_microvia_drill`	0.1，0.2	PCBWay 最小激光钻孔 4 mil 标准，最大激光钻孔 8 mil
`min_via_drill`、`min_drill`、`min_blind_via_drill`	0.15	PCBWay 最小机械钻孔 0.15 mm，最小控深 PTH 钻孔 0.15 mm
`min_controlled_depth_drill`	0.15	PCBWay “Min. controlled depth drilling, PTH: 0.15mm”
`min_track_width`、`min_clearance`	0.065	PCBWay 最小走线/间距 0.065 mm
`max_aspect_ratio`	14	PCBWay 最大 14:1
`min_mask_web`	0.1	PCBWay 4 mil 绿油桥（`generic` 的值）
`min_microvia_diameter`	0.25	表中未列出：捕获焊盘，0.1 mm 钻孔上的 0.075 mm 环宽
`max_microvia_aspect_ratio`	0.8	表中未列出：低于 IPC-T-50 的 1:1，为电镀填充留出空间；PCBWay 在 0.15 mm 上的 8 mil 钻孔为 0.75:1
`min_via_diameter`、`min_annular_ring`	0.35，0.1	表中未列出：0.15 mm 钻孔上的 0.1 mm 环宽
`min_hole_to_hole`、`min_via_hole_to_copper`	0.25，0.15	表中未列出
`min_bga_pad`、`min_bga_pitch`	0.2，0.4	表中未列出

0.1 mm 激光钻孔下 0.07 mm 的 1080 构建层为 0.7:1，在 0.8:1 之内。

max_controlled_depth_aspect_ratio 在所有预设中均为 1，源自 Sanmina 的板厂说明“Backdrilling and Blind/Buried Via Formation”（https://www.sanmina.com/pdf/solutions/bbf.pdf）：通过控深钻孔形成盲孔“受电镀槽的抛射能力限制，最大纵横比为 1:1”。没有公开来源给出 generic 或 jlcpcb 的控深钻孔：JLCPCB 的能力页面列出了激光盲孔（0.075 至 0.15 mm）、机械埋孔和背钻，但没有控深钻孔。因此这两个预设像其他过孔一样拒绝控深过孔，除非是 through（hdi = false），并且那里的 min_controlled_depth_drill 不是独立的数值，而是它们的盲孔钻孔（min_blind_via_drill，0.2 mm），在 hdi = true 时应用；请在 [rules] 中根据你板厂的数值设置 min_controlled_depth_drill。在 hdi-6l-1n1 上，0.15 mm 的控深钻孔到达 In1.Cu 或 In4.Cu（深 0.123 mm），而不是 In2.Cu。